Simultaneous Multithreading VLIW Processor Architecture - 九大コレクション | 九州大学附属図書館

＜会議発表論文＞
Simultaneous Multithreading VLIW Processor Architecture

作成者	作成者名 Ferreira, Victor M. Goulart 所属機関所属機関名 Department of Computer Science and Communication Engineering, Faculty of Information Science and Electrical Engineering, Kyushu University
作成者	著者識別子 K000217 作成者名 Yasuura, Hiroto 安浦, 寛人ヤスウラ, ヒロト所属機関所属機関名 Department of Computer Science and Communication Engineering, Faculty of Information Science and Electrical Engineering, Kyushu University 九州大学大学院システム情報科学研究院
本文言語	英語
発行日	2001-01
収録物名	Seventh International Symposium on High-Performance Computer Architecture
収録物名	SLRC 論文データベース
出版タイプ	Accepted Manuscript
アクセス権	open access
関連DOI	Seventh International Symposium on High-Performance Computer Architecture
関連DOI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連URI	Seventh International Symposium on High-Performance Computer Architecture
関連URI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連情報	Seventh International Symposium on High-Performance Computer Architecture
関連情報	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
概要	This paper introduces the concept of a novel architecture, SMTVLIW: Simultaneous Multithreading VLIW Machine, which incorporates real-time task scheduling at the microarchitecture level of VLIW-like p...rocessors. This architecture permits to simultaneously run an arbitrary number of threads, building very long instruction words on-the-fly, orchestrated by an RTOS for dynamic load balancing and fine-grain power control of the system. The SSMTVLIW (Static SMTVLIW) and DSMTVLIW (Dynamic SMTVLIW) machines are also introduced.続きを見る

本文ファイル

ファイル	ファイルタイプ	サイズ	閲覧回数	説明
Victor3	pdf	45.1 KB	263

詳細

レコードID	7648
査読有無	査読無
主題	SMT
	VLIW Architectures
	RTOS
	Threadbased Architectures
	Dynamic Compilation
注記	Seventh International Symposium on High　Performance Computer Architecture (HPCA-7), Work in Progress Session : January 20-24, 2001 : Monterrey, Mexico
タイプ	会議発表論文
登録日	2009.04.22
更新日	2020.10.12