| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
| 関連URI |
|
|
|
| 関連情報 |
|
|
|
| 概要 |
本論文では，ディジタル無線通信用ディジタルベースバンド処理部の低消費電力化について紹介する．特に，演算処理が多いディジタルフィルタに着目し，ディジタルフィルタの消費電力を削減する設計方法を提案する．ディジタルフィルタは複数の乗算器，および，加算器から構成されている．出力精度を満たす範囲内でディジタルフィルタ内部の冗長な演算を省くことで消費電力を削減する．つまり，出力精度を補償する各乗算器の入力ビッ...トを求めることでディジタルフィルタの消費電力を削減する．
In this paper, we introduce a design method of a baseband processor in a digital wireless communication system for low power. Especially, we focus on a digital filter that has a lot of calculations in the baseband processor, and we propose a design method to cut down power consumption of the digital filter. The digital filter is made up of some multipliers and adders. So, we reduce power consumption by finding the number of input bits of multipliers in the digital filter within compensation for output margin.続きを見る
|
Mendeley出力
tarumi03_1