<テクニカルレポート>
SER評価のための論理回路におけるパルスの伝搬解析

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 近年のトランジスタの微細化に伴い,ソフトエラーは増加する傾向にある.論理回路において,論理ゲートの出力にパルスが発生し,外部出力に伝搬,または記憶素子に伝搬かつ記憶されると回路の挙動に影響を与える可能性がある.ソフトエラー耐性を考慮した回路設計においては,回路が所望のソフトエラー耐性を持つか調べなければならない.評価指標として一般的にSER(Soft Error Rate) が用いられ,SERを計...算するためには,パルス発生確率と,発生したパルスが外部出力に伝搬,または記憶素子に伝搬かつ記憶される確率が必要となる.後者の確率は,パルスの伝搬解析を行うことで求める.パルスの伝搬解析においては,パルス伝搬阻害要因,PT(Pulse Transformation)を考慮する必要がある.現在,様々なSER計算手法が提案されているが,多くの既存手法がパルスの伝搬解析においてPT の考慮を行っておらず,またその妥当性について十分な考察がされていない.本稿では,パルスの伝搬解析において,PT の考慮の有無がSER計算精度にどの程度影響するか評価を行う.
As a transistor feature size scales down in recent years, soft error tends to increase. In logic circuits, a pulse genarated at the output of a gate will cause an error if it propagates to a primary output or is latched into a memory element. When circuit designers consider a soft error tolerance in circuit design, they must examine whether the circuit has desirable soft error tolerance. Generally, Soft error rate(SER) is used as an index of such purpose. Computing SER needs pulse generation probability and pulse propagation probability. The latter is computed with pulse propagation analysis. It needs to consider maskings which block pulse propagation and Pulse Transformation(PT). Currently, most past methods do not consider PT in pulse propagation analysis and the methods sufficiently is considered the validity. In this paper, We estimate an impact of considering PT or not in pulse propagation analysis against SER compution accuracy.
続きを見る

本文情報を非表示

s_harada09_1 pdf 195 KB 93  

詳細

レコードID
査読有無
関連情報
主題
ISSN
NCID
登録日 2009.12.26
更新日 2020.11.17

この資料を見た人はこんな資料も見ています