| 作成者 |
|
|
|
|
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連URI |
|
| 関連HDL |
|
| 関連情報 |
|
|
|
|
|
| 概要 |
要求メモリバンド幅を抑えつつも高性能な科学技術計算を可能とするような，大規模再構成可能データパスプロセッサ （LSRDP）が提案されている．本稿ではこの LSRDP について，詳細なアーキテクチャ設計を行った． 2 階の偏微分方程式ならびに二電子積分からの 24 個のベンチマークとなるデータフローグラフを使用し，マッピングツールの結果から統計的に LSRDP の高さ、幅、演算器間の最大結合距離を求...めた．
Large Scale Reconfigurable Data Path (LSRDP) processor has been proposed for the reduction of required memory bandwidth in a high performance scientific computing. LSRDP micro-architecture design procedure and how it is exploited are presented. First, 24 benchmark Data Flow Graphs (DFGs) are extracted from 2nd order partial differential equations and electron repulsion integral calculations. LSRDP architectural specifications including height, width, and maximum connection length between floating point units are obtained through analyzing the statistics gathered from the compilation of DFGs.続きを見る
|
Mendeley出力
