<テクニカルレポート>
組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
関連DOI
関連URI
関連情報
概要 本稿では,CPU コア,オンチップメモリおよびオフチップメモリの総消費エネルギーを最適化するコード配置問題の定義および定式化を行う.筆者らはキャッシュを用いたアクセスを行うcacheable 領域,SPM を用いたアクセスを行うscratchpad 領域およびキャッシュを用いずにオフチップへアクセスを行うnon-cacheable 領域の3 領域へのコード配置を,消費エネルギー最小を目的として決定...する手法の提案している.本稿では,提案するコード配置手法におけるコード配置決定問題を定式化し,整数計画問題への変換を行った.
This paper formulates a code placement problem to optimize the total energy consumption of a CPU core, on-chip memories and off-chip memories in embedded systems. We proposed a code placement method to minimize the total energy consumption considering a cacheable region, the scratchpad region and the non-cacheable region. The cacheable region uses cache memory at access, the scratchpad region uses SPM and the non-cacheable region accesses off-chip memory directly. The code placement problem to three region is formulated and proposed the ILP model in this paper.
続きを見る

本文ファイル

pdf ishitobi07_4 pdf 201 KB 199  

詳細

レコードID
査読有無
主題
ISSN
NCID
タイプ
登録日 2009.04.22
更新日 2020.11.02

この資料を見た人はこんな資料も見ています