| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
| 関連URI |
|
|
|
| 関連情報 |
|
|
|
| 概要 |
本稿ではCPU コア，オンチップメモリおよびオフチップメモリを含む総消費エネルギーを削減するコード配置アルゴリズムの提案を行う．提案するアルゴリズムでは，cacheable 領域およびscratchpad 領域を含むnon-cacheable 領域へのコード配置を一括して行い，消費エネルギーを最小にするコード配置を求める．商用のプロセッサおよびSDRAM を用いた評価実験の結果，従来手法に比べ23...%の消費エネルギー削減効果を確認した．
This paper proposes a code placement algorithm for reducing the total energy consumption of embedded processor systems including a CPU core, on-chip and off-chip memories. Our algorithm simultaneously finds code layouts for a cacheable region, a scratchpad region, and the other non-cacheable region of the address space so as to minimize the total energy consumption of the processor system. Experiments using a commercial embedded processor and an off-chip SDRAM demonstrate that our algorithm reduces the energy consumption of the processor system by 23% without any performance degradation compared to the best result achieved by the conventional approach.続きを見る
|
Mendeley出力
ishitobi07_1