<会議発表論文>
スクラッチパッドメモリを考慮したコード配置最適化による組込みシステムの低消費エネルギー化

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 本稿ではCPU コア,オンチップメモリおよびオフチップメモリを含む総消費エネルギーを削減するコード配置アルゴリズムの提案を行う.提案するアルゴリズムでは,cacheable 領域およびscratchpad 領域を含むnon-cacheable 領域へのコード配置を一括して行い,消費エネルギーを最小にするコード配置を求める.商用のプロセッサおよびSDRAM を用いた評価実験の結果,従来手法に比べ23...%の消費エネルギー削減効果を確認した.
This paper proposes a code placement algorithm for reducing the total energy consumption of embedded processor systems including a CPU core, on-chip and off-chip memories. Our algorithm simultaneously finds code layouts for a cacheable region, a scratchpad region, and the other non-cacheable region of the address space so as to minimize the total energy consumption of the processor system. Experiments using a commercial embedded processor and an off-chip SDRAM demonstrate that our algorithm reduces the energy consumption of the processor system by 23% without any performance degradation compared to the best result achieved by the conventional approach.
続きを見る

本文情報を非表示

ishitobi07_1 pdf 642 KB 45  

詳細

レコードID
査読有無
関連情報
主題
注記
タイプ
登録日 2009.04.22
更新日 2017.06.19