スクラッチパッドメモリを考慮したコード配置最適 化による組込みシステムの低消費エネルギー化

石飛,百合子 九州大学大学院システム情報科学府

石原, 亨 九州大学システムLSI研究センター

安浦, 寛人 九州大学大学院システム情報科学研究院

https://hdl.handle.net/2324/8310

出版情報:IPSJ Symposium Series, pp.85-90, 2007-08-29. 情報処理学会システムLSI設計技術研究会 バージョン: 権利関係:

# スクラッチパッドメモリを考慮したコード配置最適化による 組込みシステムの低消費エネルギー化

石飛百合子<sup>1</sup> 石原亨<sup>2</sup> 安浦寬人<sup>3</sup>

<sup>1</sup>九州大学 大学院 システム情報科学府
<sup>2</sup>九州大学 システム LSI 研究センター
<sup>3</sup>九州大学 大学院 システム情報科学研究院

本稿では CPU コア,オンチップメモリおよびオフチップメモリを含む総消費エネルギーを削減するコード配置アルゴ リズムの提案を行う.提案するアルゴリズムでは,cacheable 領域および scratchpad 領域を含む non-cacheable 領域への コード配置を一括して行い,消費エネルギーを最小にするコード配置を求める.商用のプロセッサおよび SDRAM を 用いた評価実験の結果,従来手法に比べ 23%の消費エネルギー削減効果を確認した.

# Code Placement for Reducing the Energy Consumption of Embedded Processor with Scratchpad and Cache Memories

Yuriko Ishitobi<sup>1</sup>

Tohru Ishihara $^2$ 

Hiroto Yasuura<sup>3</sup>

<sup>1</sup> Graduate School of Inf. Sci. & EE, Kyushu University
<sup>2</sup> System LSI Research Center, Kyushu University
<sup>3</sup> Faculty of Inf. Sci. & EE, Kyushu University

This paper proposes a code placement algorithm for reducing the total energy consumption of embedded processor systems including a CPU core, on-chip and off-chip memories. Our algorithm simultaneously finds code layouts for a cacheable region, a scratchpad region, and the other non-cacheable region of the address space so as to minimize the total energy consumption of the processor system. Experiments using a commercial embedded processor and an off-chip SDRAM demonstrate that our algorithm reduces the energy consumption of the processor system by 23% without any performance degradation compared to the best result achieved by the conventional approach

# 1 はじめに

近年マイクロプロセッサの消費エネルギーにおいて,オ ンチップメモリの消費エネルギーの割合が支配的になっ てきている.ARM920T<sup>TM</sup>マイクロプロセッサでは消 費電力の43%,低消費電力プロセッサであるStrongARM SA-110においても27%の電力がキャッシュメモリで消費 されているとの報告がある[1-3].キャッシュメモリの消 費エネルギーについて,オフチップメモリの消費エネル ギーとトレードオフの関係を考慮したキャッシュメモリサ イズの最適化手法が多く提案されている[4-8].これら の手法は,キャッシュメモリのサイズが大きくなると,ア クセスあたりに必要なエネルギーは増加する一方でキャッ シュミス数は減少するため,オフチップメモリでの消費 エネルギーが減少する事実を利用している.キャッシュメ モリのサイズを最適化することで,消費エネルギーを最 適化することは可能である.しかし組込みシステム開発 では,市販のマイクロプロセッサを用いてシステムを構 築する場合が多く,キャッシュメモリサイズの選択肢が限 られている状況が多い.本稿では,キャッシュメモリサイ ズが決定している場合でも適用可能な低消費エネルギー 化手法であるコード配置手法に着目し,従来のコード配 置手法を拡張した手法を提案する.

提案する手法は CPU ロジック部,キャッシュメモリ(以 下キャッシュ), SPM(Scratchpad Memory) およびオフチッ プメモリを含んだ組込みシステムの総消費エネルギーの 削減を行うコード配置手法である.提案手法は,キャッ シュを使用したアクセスを行う領域(以下 cacheable 領域) とキャッシュを使用せずにアクセスを行う領域(以下 noncacheable 領域)の考慮を行う.non-cacheable 領域には, SPM に割り当てられたアドレス領域(以下 scratchpad 領 域) およびオフチップメモリに直接アクセスする領域の2



## 図 1: コード配置例

種類を想定している.non-cacheale 領域の存在を考慮し た配置手法を用いることで,従来手法よりも低消費エネ ルギーなコード配置を実現する.本稿の構成を以下に示 す.2章にて既存の手法の紹介と提案手法の説明を行い, 3章で実行時消費エネルギーが最小となるコード配置を 求めるアルゴリズムを示す.4章で提案手法を商用のプ ロセッサとメモリに対し適用した際の消費エネルギーの 評価を行い,5章ではまとめを行う.

#### 2 既存の研究と提案手法

#### 2.1 既存研究

2.1.1 競合ミスを避けるコード配置

キャッシュのサイズを変更することなく、キャッシュお よびオフチップメモリの消費エネルギーを削減する手法 に、競合ミスを避けるコード配置手法がある[9–14].既 存のコード配置手法では、関数、基本ブロックおよびデー タのメモリアドレス空間内での配置をキャッシュの競合ミ ス数が最小となるよう最適化を行っている.

コード配置の基本となる考えを,サイズ $C(=2^m \text{ word})$ , ライン長Lのダイレクトマップ方式のキャッシュを例に 説明する.キャッシュミス時のオフチップメモリとのデー タの転送は,ライン長L単位で行う.アドレス空間内の あるデータ(アドレスM)のキャッシュ内での配置エント リは $\lfloor M/L \rfloor modC/L$ により求められる.メモリアドレ ス $M_i \ge M_j$ を持つ2つのデータが競合する条件は(1) 式により表される.

$$\left(\left\lfloor \frac{M_i}{L} \right\rfloor - \left\lfloor \frac{M_j}{L} \right\rfloor\right) mod \frac{C}{L}$$
 (1)

図 2.1.1 にコード配置手法を適用する例を示す. 関数 A, B, C および D がメモリアドレス空間 I のように配置さ れている. 関数へのアクセスが A, B, D の順にループ すると, A と D の間で競合ミスが発生する. 関数 C と D の配置をメモリアドレス空間 II のように入れ替えると, A と D の間で発生していた競合ミスは発生しない. 既存 のコード配置決定アルゴリズムでは,競合ミス数が最小 になるようにコード配置を決定している.

#### 2.1.2 SPM への静的なコード配置

キャッシュがデータ配置が動作時にハードウェアにより 自動的に行われるメモリであることに対し, SPM はアド レスが割り振られており, プログラマおよびコンパイラ のアドレス指示によりデータ配置が行われるメモリであ る.SPM はハードウェアによるデータ転送のサポートが 行われないため, キャッシュで必要なタグアドレス比較等 の処理が必要なく, アクセス時消費エネルギーが同容量



#### 図 2: SPM 活用例

のキャッシュと比較して小さい.これを利用し,コンパイ ル時に scratchpad 領域へのコード配置を最適化し,オン チップメモリの消費エネルギーを削減する研究が行われ ている.Banakar らは実験で,SPM のみを使用した場合 でキャッシュのみを使用した場合の平均40%の消費エネ ルギー削減を確認している[15].Steinke らは scratchpad 領域への関数,基本ブロックおよびデータの配置問題を knapsack 問題と定義し,配置された関数,基本ブロック およびデータへの総アクセス回数を最大化するように,配 置する関数,基本ブロックおよびデータの選択を行うア ルゴリズムを提案している[16].

#### 2.1.3 キャッシュバイパス

アクセスの時間的局所性が低いコードをキャッシュバイ パスすることで,キャッシュにおける消費エネルギーを削 減することができる.加えてバイパスを行うことでキャッ シュの有効活用が可能となり,結果として総キャッシュミ ス数を削減することができる.Johnsonらは,実行時にア クセスの時間的局所性の検知を行うハードウェア機構を 提案している[17].データのアクセスパターンを観察し, アクセスの時間的局所性が低いデータはキャッシュバイ パスバッファを用いてバイパスを行う.Riversらはスト リームデータのバイパスを行うNTS(non-temporal stream) キャッシュを提案している[18].提案しているキャッシュ 構成は,ダイレクトマップ方式のL1キャッシュに加えス トリームデータ転送用にフルアソシアティブキャッシュを 加えた構成である.データを配置するキャッシュの選択 は,L2キャッシュで行うものとしている.

我々の提案手法においてもキャッシュバイパスにより キャッシュミス数を削減する手法を活用するが,提案手 法ではキャッシュバイパスに専用のバッファ等を使用しな い.キャッシュバイパスは時間的局所性の低いデータをメ モリアドレス空間内の non-cacheable 領域にコードを配置 することで実現する.non-cacheable 領域を使用すること でキャッシュバイパスを行い,キャッシュミス数を削減し 総消費エネルギーの改善を行う手法は本稿独自のもので ある.

## 2.2 提案手法

従来の scratchpad 領域へのコード配置決定アルゴリズ ムでは,キャッシュと SPM を両方搭載したプロセッサを 想定していない.キャッシュと SPM が混載されたプロセッ サを想定する場合,SPM を利用することによるキャッシュ ミス削減についても考慮する必要がある.例として 2KB のキャッシュおよび SPM を搭載したプロセッサを仮定す る.関数1,関数2および関数3がすべて同サイズで2KB であるとする.図2に示すように,前半は関数1と関数 2が交互に実行され,後半は関数2と関数3が交互に実 行されるアドレストレースが得られたとする.従来手法 を用いると,アクセス頻度は関数1が最も高くなるため,



図 3: コード配置手法のフロー

scratchpad 領域には関数1が配置される.しかし,関数 1を scratchpad 領域に配置する場合,関数2と関数3の 実行が切り替わる際に多くのキャッシュミスを発生する. 関数2が scratchpad 領域へ配置された場合,キャッシュ ミス数は効率よく削減できるため,キャッシュおよびオフ チップメモリの消費エネルギー削減される.加えて SPM の領域が足りない場合でも,その他の non-cacheable 領域 を使用することを考慮することができる.

提案するコード配置手法は,cacheable 領域および, scratchpad 領域を含む non-cacheable 領域へのコード配置 を総消費エネルギーが最小になるように決定する.提案手 法では scratchpad 領域を利用することによるキャッシュミ ス削減効果の考慮も行う.キャッシュミス数は cacheable 領域の配置により異なってくるため, scratchpad 領域への 最適な配置は cacheable 領域の配置を無視して決めること はできない.提案手法ではキャッシュミス数を考慮した 消費エネルギー見積り関数によりコード配置の評価を行 うため,キャッシュミス削減効果を考慮した scratchpad 領 域への配置が実現できる.SPMに加えて,提案手法では non-cacheable 領域としてキャッシュを使用せず直接オフ チップメモリヘアクセスする領域を使用する.SPM はサ イズに制限があるため,静的にコード配置を行う際はサ イズ以上のコードを配置することはできない.ストリー ムデータのようにサイズが大きく,アクセスの時間的局 所性が低いデータは scratchpad 領域以外の non-cacheable 領域に配置し、キャッシュバイパスを行うことが可能で ある.

コード配置は図3に示すフローで行う.アプリケーショ ンに依存した情報,命令セットシミュレータ(ISS)によっ て得たアプリケーションプログラムのアクセスアドレス トレースおよび測定して得たハードウェアのパラメータ をコード配置探索を行うプログラムに入力し,最適なコー ド配置を求める.求めたコード配置はコンパイラのプリ プロセスにより,メモリアドレス空間に割当てを行う.

## 3 コード配置決定アルゴリズム

#### 3.1 問題定義

#### 3.1.1 コード配置問題

総消費エネルギーを最小にするようなメモリアドレス 空間内のメモリオブジェクトの配置を求める問題をコー ド配置決定問題と定義する.メモリオブジェクトは関数, グローバル変数および定数データであり,配置換えはメ モリオブジェクト単位で実行する.メモリオブジェクトは cacheable 領域, scratchpad 領域および他の non-cacheable 領域のいずれかに配置される.cacheable 領域内は配置された各メモリオブジェクトの位置がキャッシュミス数に 影響を与えるため,領域内でのメモリオブジェクト配置 位置も消費エネルギーを最小にするよう決定する.noncacheable 領域では,領域内でのメモリオブジェクトの配 置位置は消費エネルギーへの影響は無いものとし,配置 するメモリオブジェクトの選択のみを行う.

## 3.1.2 目的関数

コード配置問題の目的関数を(2)式に示す.提案するア ルゴリズムでは,メモリオブジェクトの位置を入れ替える ことで TEall を最小化することを目的としている. TEall は CPU とオフチップメモリの総消費エネルギーを表す.  $E_{cacher}$  および  $E_{cachew}$  はキャッシュのリードおよびライト アクセスあたりに必要なエネルギーを表し, Emiss および *E*<sub>dmiss</sub> はキャッシュミスおよび書戻しを伴うキャッシュミ スあたりに消費するエネルギーを表す. $N_{cacher}$ , $N_{cachew}$ ,  $N_{miss}$  および  $N_{dmiss}$  は各々キャッシュリード数,キャッ シュライト数,キャッシュミス数および書戻しを伴うキャッ シュミス数を表す.  $E_{spmr}$  および  $E_{spmw}$  は SPM へのリー ドおよびライトアクセスあたりの消費エネルギーを表し,  $N_{spmr}$  および  $N_{spmw}$  は SPM へのリードおよびライトア クセス数を表す. $P_{logic}$  および  $t_{all}$  はそれぞれロジック部 の平均消費電力と総実行時間を示す. Eoffr および Eoffw はオフチップメモリへのリードおよびライトアクセスあ たりの消費エネルギーを示し, Poff はオフチップメモリ が静的に消費する電力値を示す. Noffbr および Noffbw は バースト転送でのオフチップリードおよびライトアクセ ス数を示し, Noffsr および Noffsw は non-cacheable 領域ア クセス時のシングル転送におけるオフチップリードおよ びライトアクセス数を示す. $CN_{inst}$ , $CN_{offbr}$ , $CN_{offbw}$ ,  $CN_{offsr}$  および $CN_{offsw}$  はそれぞれ 1 命令実行,オフチッ プバーストリード , オフチップバーストライト , オフチッ プシングルリードおよびオフチップシングルライトに必 要な実行サイクル数の平均値を示す.N<sub>inst</sub>は実行命令数 を示し, CT はクロックサイクル時間を示す.

$$\begin{split} TE_{total} = & TE_{cache} + TE_{spm} + TE_{logic} + TE_{off} \quad (2) \\ TE_{cache} = & N_{cacher} \cdot E_{cacher} + N_{cachew} \cdot E_{cachew} \\ & + N_{miss} \cdot E_{miss} + N_{dmiss} \cdot E_{dmiss} \\ TE_{spm} = & N_{spmr} \cdot E_{spmr} + N_{spmw} \cdot E_{spmw} \\ TE_{logic} = & P_{logic} \cdot t_{all} \\ TE_{off} = & (N_{offbr} + N_{offsr}) E_{offr} + (N_{offbw} \\ & + N_{offsw}) E_{offw} + P_{off} \cdot t_{all} \\ t_{all} = & CT(N_{inst} \cdot CN_{inst} + N_{offbr} \cdot CN_{offbr} \\ & + N_{offsw} \cdot CN_{offsr} + N_{offbw} \cdot CN_{offbw} \\ & + N_{offsw} \cdot CN_{offsw}) \end{split}$$
(3)

 $E_{cacher}$ ,  $E_{cachew}$ ,  $E_{spmr}$ ,  $E_{spmw}$ ,  $E_{miss}$ ,  $E_{offbr}$ ,  $E_{offbw}$ ,  $E_{offsr}$ ,  $E_{offsw}$ ,  $P_{logic}$ ,  $P_{off}$ , CT,  $CN_{inst}$ ,  $CN_{offbr}$ ,  $CN_{offbw}$ ,  $CN_{offsr}$  および  $CN_{offsw}$  は ハードウェアに依存した値であり, コード配置に依存しない. これらの値は回路シミュレータ, ゲートレベルシミュレータおよび電力解析ツールを用いて測定を行った.  $N_{cacher}$ ,  $N_{cachew}$ ,  $N_{miss}$ ,  $N_{dmiss}$ ,  $N_{spmr}$ ,  $N_{spmw}$ ,  $N_{inst}$ ,  $N_{offbr}$ ,  $N_{offbw}$ ,  $N_{offsr}$  および  $N_{offsw}$  はコード配置に依存した値であり, アクセスアドレストレース (TR) を用いて, キャッシュシミュレータにより値を求めた.

# 3.2 コード配置探索プログラム

Input: TR,F,SPS,E<sub>cacher</sub>,E<sub>cachew</sub>,E<sub>spmr</sub>,  $E_{spmw}, E_{offr}, E_{offw}, E_{miss}, E_{dmiss}$  $P_{logic}, P_{off}, CT, CN_{inst}, CN_{offbr}, CN_{offbw}$ CN<sub>offsr</sub> and CN<sub>offsw</sub> Output: location of memory objects in optimized object code  $t_{const} = t_{all}; TE_{min} = t_{min} = infinity;$  $SPS_{rest} = SPS;$ repert for(t = 0; t < |F|; t + +)do $p = F[t]; BEST_{locate} = p;$  $TE_{org} = TE_{min}; t_{org} = t_{min};$  $if(SPS_{rest} \leq SIZE[p]))$ then put Place memory object p to scratchpad region;  $SPS_{rest} = SPS_{rest} - SIZE[p]$ next: end if for each  $p' \in F$  and  $p' \neq p$  do if(p' resides in scratchpad && $SIZE[p] - SIZE[p'] \leq SPS_{rest}$ )then Evict p' from scratchpad region to cacheable region and place p to scratchpad region; Update TR according to new location; Calculate  $TE_{all}$  and  $t_{all}$ ;  $if(TE_{all} < TE_{min})$  $TE_{min} = TE_{all}; t_{min} = t_{all};$ save present placement of p as  $BEST_{locate}$ ; end if end if Insert memory object p in place of p'; Update TR according to new location; Calculate  $TE_{all}$  and  $t_{all}$ ;  $if(TE_{all} < TE_{min})$  $TE_{min} = TE_{all}; t_{min} = t_{all};$ save present placement of p as  $BEST_{locate}$ ; end if end for Place *p* to non-cacheable region; Update TR according to new locations; Calculate  $TE_{all}$  and  $t_{all}$ ;  $if(TE_{all} < TE_{min})$ then  $TE_{min} = TE_{all}; t_{min} = t_{all};$ save present placement of p as  $BEST_{locate}$ ; end if  $if(t_{min} \leq t_{org})$ then Fix the location of p as the  $BEST_{locate}$ ; end if end for until  $TE_{min}$  stops decreasing Output locations of memory objects

上記はコード配置を探索するために用いたプログラムの 擬似コードである.初期コード配置は、メモリオブジェク トがすべて cacheable 領域に配置されている状態である. メモリオブジェクトをアクセス頻度の降順に並べたリス ト F の先頭から 1 つずつメモリオブジェクトを選択し, 配置する領域および cacheable 領域であれば領域内での配 置位置を決定する.擬似コード中の SPS は SPM のサイ ズ, SPS<sub>rest</sub> はコードが配置されていない scratchpad 領 域のサイズを示す.  $TE_{min}$ ,  $t_{min}$  および  $BEST_{locate}$  は 最小なエネルギー値となったときのエネルギー値,実行 時間および配置を一時的に保持する変数である.  $t_{const}$  は 初期配置での実行時間を示す.  $TE_{all}$  および  $t_{all}$  の計算 には (2) 式および (3) 式を用いる.

Fから選ばれたメモリオブジェクト(以下 p)は, 最初に scratchpad 領域に配置可能かのチェックされる.scratchpad 領域の空き領域が pのサイズ以上ならば配置可能である ので, scratchpad 領域へ配置する. scratchpad 領域に空き がない場合は,他のメモリオブジェクト(以下  $p':p' \neq p$ ) を対象として配置位置の変更を行う.p'が scratchpad 領 域に配置されている場合は, p'を追い出して cacheable 領 域に配置し, scratchpad 領域の空きスペースがpのサイズ 以上であれば配置を実施し消費エネルギー TEall と実行 時間  $t_{all}$  を見積もる . p' が cachable 領域に配置されてい た場合は,配置されている位置に pの挿入を行い,同様 に見積りを行う.配置変更後に見積りを行った結果とし て TEall がその時点までの最小エネルギー値 TEmin より も低い場合は,配置を BEST<sub>locate</sub> として記憶し,TE<sub>min</sub> および  $t_{min}$  を更新する. すべての p' を対象として配置 位置の変更とエネルギーの見積りを行った後, p を他の non-cacheable 領域に配置した際の TE<sub>all</sub> および t<sub>all</sub> の見 積りを行い,その時点までの  $TE_{min}$  よりも  $TE_{all}$  が低 ければ, BEST<sub>locate</sub> をその他の non-cacheable 領域に更 新し $TE_{min}$  および $t_{min}$ を更新する.最終的に配置変更 後の実行時間 tmin が初期配置の実行時間 tconst より長く ならないときのみ,配置を BEST<sub>locate</sub> に変更する.

pを選んで配置を求める試行を繰り返し, リスト F の 最後尾に到達すると, F の先頭に戻りさらに配置換えを 続ける.同じ p に関する配置を求める場合でも, n 回目 と m 回目の試行では,他のメモリオブジェクトの配置状 況が異なる可能性があるため,リスト F の試行は複数回 行われる.配置換えはリスト F の先頭のメモリオブジェ クトに対しての配置換え前の消費エネルギーと,すべて の F の配置換え終了後の消費エネルギー結果が変わらな くなるまで続ける.

# 4 評価実験

提案するコード配置手法を用いた場合の消費エネルギー 削減効果と,実行時間の評価を行う実験を行った.

## 4.1 ターゲットシステム

実験にはプロセッサにルネサステクノロジ社製の SH3-DSP,オフチップメモリに Micron の SDRAM DDR-II を 用いた.実験に用いた SH3-DSP は命令およびデータ混在 のユニファイドキャッシュおよび XY メモリと呼ばれる SPM を搭載している.SH3-DSP プロセッサは 0.18 m プロセステクノロジのスタンダートセルライブラリおよ び SRAM モジュールを用いて論理合成を行っている.

ロジック部の平均消費電力  $P_{logic}$ は、CADENCE 社製の  $NC - Verilog^{TM}$ によるゲートレベルシミュレーション で得たトランジスタのトグル情報を用いて、SYNOPSYS 社製の  $PowerCompiler^{TM}$ により算出を行った、SRAM モジュールのアクセスあたりの消費エネルギーの算出には、 SYNOPSYS 社製の回路シミュレータである NanoSim を 使用した、SRAM モジュールのアクセスあたりの消費エ ネルギーを表1に示す。各モジュールのリードアクセス 時間が 4KB の SPM のリードアクセス時間である 954[p sec] 以下に統一されるように電源電圧値を選択した。

文献 [20] において Panwer らは, すべての命令フェッ

Memory size	Supply Volt-	Single-way	Full-way ac-
	age	access energy	cess energy
8KB4way	1.70V	420.308 pJ	2209.34 pJ
128-set cache		_	_
16KB4way	1.80V	573.696 pJ	2946.67 pJ
256-set cache			
4KB SPM	1.75V	520.896 pJ	
8KB SPM	2.25V	1381.440 pJ	
16KB SPM	2.50V	2382.240 pJ	

表 1: オンチップメモリアクセスエネルギー

表 2: ベンチマークプログラム

Benchmark	Code size	# of Memory objects	
compress	36,778 byte	130	
JPEG encoder	138,334 byte	427	
MPEG2 encoder	133,998 byte	477	

チにおいてキャッシュのタグへのアクセスおよびタグ比 較が必要なわけではないことを示している、アクセスア ドレストレース上で命令 i の直後に命令 j が実行される 場合を考える.*i*が分岐命令でなくかつ,キャッシュライ ンの最後尾に配置されていないのであれば,jはiと同 様のキャッシュラインに配置されていることが分かるた め, j はタグの確認を行う必要がなくなる [20,21]. この 場合,キャッシュアクセス時はjが配置されていると分 かっているウェイのみ活性化を行えばよいことになる.1 つのウェイのみをアクセスするために必要なエネルギー を single-way access energy とし,表1の3列目に示す.i が分岐命令あるいは,キャッシュラインの最後尾に配置さ れている場合はタグ確認の作業が必要になり, ウェイヘ のアクセスもすべてのウェイに対して行う必要が出てく る.この場合のキャッシュメモリへのアクセスエネルギー を full-way access energy とし, 表1の4列目に示す.

# 4.2 ベンチマークプログラム

ベンチマークプログラムには, compress, JPEG エン コーダおよび MPEG2 エンコーダを利用した. 各ベンチ マークプログラムはすべて -O3 オプションを用いてコ ンパイルしている.SH3-DSP 用の GMU コンパイラおよ びデバッカを使用し,初期配置におけるアドレストレー スを生成した.アドレストレースは main 関数の開始から 100 万命令分を使用している.表2に各ベンチマークプロ グラムのコードサイズと,メモリオブジェクト数を示す.

## 4.3 実験結果

実験結果を図4,5 および6に示す.各グラフにおい て,左側が16KBの4ウェイセットアソシアティブキャッ シュを使用した結果,右側が8KBの4ウェイセットアソ シアティブキャッシュを使用した結果である.SPMのサ イズは4KB,8KBおよび16KBを用いている.消費エネ ルギーは棒グラフの値で示され,実行サイクル時間は折 れ線グラフの値で示される.実験は以下の6つの配置の 比較を行った.

ORG: 初期配置

- CHE: cacheable 領域内でのメモリオブジェクトの配置換 えのみを行い,競合ミスを避ける配置とした場合
- SPM\_G: scratchpad 領域への配置のみ, 欲張り法を用い て行った場合
- SPM\_O: scratchpad 領域への配置のみ, knapsak 問題を厳 密に解き SPM へのアクセス数が最大になるように 配置した場合
- **CBN: SPM\_G** で用いた方法に従って scratchpad 領域への 配置を行った後, CHE で用いた手法で, cacheable 領域の配置を行った場合

#### OUR: 提案手法を用いて配置を行った場合

図4,図5および図6おいて,提案手法であるOURが常 に最小エネルギー値となっている.大きいサイズの SPM を用いた場合,既存手法 SPM\_G および CBN の消費エネ ルギーが CHE よりも大きくなることが分かる.これは SPM へのアクセスあたりに必要なエネルギーが, キャッ シュの single-way access energy よりも大きくなるためで ある. 一方で CHE は SPM\_G および CSN と比較して, 多くの実行サイクルが必要であることが分かる.OUR で は実行サイクルと消費エネルギーに関して,多くの場合 他の配置手法よりもよい結果となっている. scratchpad 領 域へのコード配置を SPM へのアクセス回数を最大にす る knapsack 問題とし, 欲張り法によって近似解を得る SPM\_Gと厳密に解いた場合の SPM\_O では大きな差は確 認されなかった.厳密に解くことで SPM へのアクセス数 は最大になる場合でも,キャッシュミス数の変化の影響に より,総消費エネルギーが増加するケースも存在した.

compress を用いた実験では, すべてのメモリ構成にお いて提案手法の有効性が確認できた.8KBのキャッシュお よび16KBのSPMを用いた場合では, CBNに比べOUR は23%の消費エネルギー改善効果と,5%の実行サイク ル数削減が確認できた.8KBのキャッシュおよび4KBの SPMを使用した場合においても,10%の消費エネルギー 削減と6%の実行サイクル数削減が可能であった.

JPEG encoder における実験では,提案手法は16KBの キャッシュを用いた場合に有効であった.16KBのキャッ シュおよび16KBのSPMを用いたとき,CBNに比べ, OURは18%の消費エネルギー削減と,1%の実行サイク ル数削減を確認した.

MPEG2 encoder を用いた実験では,他のベンチマーク プログラムの結果に比べ,大きな効果は得られなかった. この原因として, MPEG2 encoder ではアクセスが非常に 少ないコードに集中しており,アクセスのあるコードの 大部分がキャッシュおよび SPM 上に配置され,キャッシュ ミスの発生が少なかったためと考えられる.しかし,注



図 4: COMPRESS 実験結果



図 5: JPEG 実験結果



#### 図 6: MPEG2 実験結果

目すべきは提案手法がどのケースにおいても,0.1%未満 のパフォーマンスのロスのみで最もよい消費エネルギー 値を得られる点である.

#### 5 まとめ

本稿では,組込みシステムの消費エネルギーを削減す るコード配置手法の提案を行った.提案本稿では,組込み システムの消費エネルギーを削減するコード配置手法の 提案を行った.提案手法ではコード配置に non-cacheable 領域を考慮に入れ,キャッシュヒット率を向上させるこ とにより,システムの総消費エネルギーの低減を実現し た.コード配置を求めるアルゴリズムにおいて総消費エ ネルギーを最小化する目的で,メモリアドレス空間内の cacheable 領域,scratchpad 領域および non-cacheable 領域 の3領域への配置を同時に考慮した.市販のプロセッサ およびオフチップ SDRAM を使用した実験において,提 案手法が実行時間の増加なしに消費エネルギーの削減が 可能であることを確認した.

## 6 謝辞

本研究は東京大学大規模集積システム設計教育研究セ ンターを通し,株式会社ルネサステクノロジ,ローム株 式会社,凸版印刷株式会社,シノプシス株式会社,日本 ケイデンス株式会社の協力で行われたものである.本研 究の一部は,科学技術振興機構 (JST)の戦略的創造研究 推進事業 (CREST) によるものである.

## 参考文献

 S.Seger, Low Power Design Techniques for Microprocessors, ISSCC Tutorial note, February 2001.

- [2] ARM Ltd., ARM Processor Core Overview http://www.arm.com/products/CPUs/
- [3] J. Montanaro et al., A 160 MHz, 32b 0.5W CMOS RISC Microprocessor, In Proc. of ISSCC, February 1996.
- [4] C. Su and A. Despain, Cache Design Trade-offs for Power and Performance Optimization: A Case Study, In Proc. of ISLPED, pp.63-68, August 1995.
- [5] P. Hicks, M. Walnock, and R. M. Owens, Analysis of Power Consumption in Memory Hierarchies , In Proc. of ISLPED, pp.239-242, August 1997.
- [6] Y. Li, J. Henkei, A Framework for Estimating and Minimizing Energy Dissipation of Embedded HW/SW Systems, In Proc. of DAC, pp.188-193, June, 1998.
- [7] W. T. Shine , and C. Chacrabarti , Memory Exploration for Low Power , Embedded Systems , In Proc. of DAC , pp.140-145 , June , 1999.
- [8] A. Malik, B. Moyer and D. Cermak, A Low Power Unified Cache Architecture Providing Power and Performance Flexibility, In Proc. of ISLPED, pp.241-243, July 2000.
- [9] S. McFarling, Program Optimization for Instruction Caches, In Proc. of Int'l Conference on Architecture Support for Programming Languages and Operation Systems, pp.183-191, April 1989.
- [10] W. W. Hwu and P. P. Chang, Achieving High Instruction Cache Performance with an Optimizing Compiler, In Proc. of ISCA, pp.242-251, May 1989.
- [11] H. Tomiyama and H. Yasuura, Optimal Code Placement of Embedded Software for Instruction Cachea, In Proc. of European Design and Test Conference, pp.96-101, March 1996.
- [12] P. Panda, N. Dutt, and A. Nicolau, Memory Organization for Improved Data Cache Performance in Embedded Processors, In Proc. of ISSS, pp.90-95, November 1996.
- [13] A. H. Hashemi, D. R. Kaeli, and B. Calder, Efficient Procedure Mapping Using Cache Line Coloring, In Proc. of Programming Language Design and Implementation, pp.171-182, June 1997.
- [14] S.Ghosh, M. Martonosi, and S. Malik, Cache Miss Equations: A Compiler Framework for Analyzing and Tuning Memory Behavior, In Proc. of ACM Trans on Programming Languages and Systems, vol.21, no.4, pp.703-746, July 1999.
- [15] R. Banakar, S. Steinke, B. S. Lee, M. Balakrishnan, and P. Marwedel, Scratchpad Memory: A Design Alternative for Cache On-Chip Memory in Embedded Systems, In Proc. of CODES, pp.73-78, May 2002.
- [16] S. Steinke, L. Wehmeyer, B. Lee, P. Marwedel, Assigning Program and Data Objects to Scratchpad for Energy Reduction, In Proc. of DATE, pp.409-415, March 2002.
- [17] T. L. Johnson, M. C. Merten, and W. W. Hwu, Run-Time Spatial Locality Detection and Optimization, In Proc. of the 30<sup>th</sup> Int'l Symposium on Microarchitecture, pp.57-64, December 1997.
- [18] J. A. Rivers and E. S. Davidson, Reducing Conflicts n Direct-Mapped Caches with a Temporality-Based Design, In Proc. of the 25<sup>th</sup> Int'l Conference on Parallel Processing, pp.154-163, August 1996.
- [19] The Micron System Power Calculator http://www.micron.com/support/designsupport/ tools/powercalc/powercalc
- [20] R. Panwar, and D. Rennels, Reducing the Frequency of Tag Compares for Low Power I-Cache Design, In Proc. of ISLPED, pp.57-62, August 1995.
- [21] M. Mullar, Power Efficiency & Low Cost: The ARM6 Family, In Proc. of Hot Chips IV, August 1992.