<テクニカルレポート>
LUT型FPGAを対象とした消費電力および遅延の見積もり手法について

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 FPGA の消費電力削減と性能向上を実現させるためには、アーキテクチャと回路合成技術の面から考えな ければならない。本研究では、消費電力および遅延の削減を目的関数とする配置配線アルゴリズムの提案を目指して いる。本稿では、そのための基礎技術としてLUT 型FPGA を対象とした消費電力および遅延の見積もり手法の提案 を行い、精度の評価を行うためにNanosim による見積もり結果との比較を行った。
...It is necessary to consider the architecture and synthesis technology to achieve the power reduction and the performance improvement of FPGA. In this research, it proposes the placement and routing algorithm for power and delay reduction. In this paper, it proposes the power and delay estimation method for LUT-based FPGAs, and it compared with the estimate result by Nanosim to evaluate accuracy.続きを見る

本文情報を非表示

ryuji06_1 pdf 248 KB 283  

詳細

レコードID
査読有無
関連情報
主題
ISSN
NCID
タイプ
登録日 2009.04.22
更新日 2017.03.21