| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
筆者らは，PLC のような1 ビット論理演算命令を多用するアプリケーションに適したアーキテク チャLEP(Logic Evaluation Processor) および命令セットアーキテクチャLIME(Logic Instruction Multi Evaluation) を提案している．LEP は，複数の変数データをプロセッサ内部に蓄え，かつ複 数リテラルの論理式を一度に評価可能なモジュールをも...っており，これらの機能を十分に使用するこ とでデータメモリおよび命令メモリへの冗長なメモリアクセス回数を削減をするのがLEP のねらい である． 本稿では，LEP の性能評価を行い，その有効性についての考察を行う．
We presently propose the processor named LEP(Logic Evaluation Processor) and the instruction set architecture named LIME(Logic Instruction Multi Evaluation) for the Programable Controller(PLC) which mainly uses the logic instruction of 1 bit. LEP has some modules which can load(or store) some data at once and can evaluate a logic expression at once. In this paper, we describe outline of the LEP and the LIME. Also we evaluate the performance of the LEP.続きを見る
|
Mendeley出力
daisukey03_1