| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
本稿では，CPU コア，オンチップメモリおよびオフチップメモリの総消費エネルギーを最適化するコード配置問題の定義および定式化を行う．筆者らはキャッシュを用いたアクセスを行うcacheable 領域，SPM を用いたアクセスを行うscratchpad 領域およびキャッシュを用いずにオフチップへアクセスを行うnon-cacheable 領域の3 領域へのコード配置を，消費エネルギー最小を目的として決定...する手法の提案している．本稿では，提案するコード配置手法におけるコード配置決定問題を定式化し，整数計画問題への変換を行った．
This paper formulates a code placement problem to optimize the total energy consumption of a CPU core, on-chip memories and off-chip memories in embedded systems. We proposed a code placement method to minimize the total energy consumption considering a cacheable region, the scratchpad region and the non-cacheable region. The cacheable region uses cache memory at access, the scratchpad region uses SPM and the non-cacheable region accesses off-chip memory directly. The code placement problem to three region is formulated and proposed the ILP model in this paper.続きを見る
|
Mendeley出力
ishitobi07_4