| Creator |
|
|
|
| Language |
|
| Publisher |
|
|
|
| Date |
|
| Source Title |
|
| Source Title |
|
| Vol |
|
| Issue |
|
| First Page |
|
| Last Page |
|
| Publication Type |
|
| Access Rights |
|
| Related DOI |
|
|
|
| Related URI |
|
|
|
| Relation |
|
|
|
| Abstract |
中性子線などの影響で論理回路中の論理値に一時的な誤りが発生することをソフトエラーと呼ぶ．順序回路中において論理素子やフリップフロップで発生したソフトエラーが外部出力まで伝搬する確率を計算するためには順序回路が実現している有限状態機械を解析する必要があり，単純な方法では多くの計算量を必要とする．本稿では順序回路の等価性検証で用いられる，2 分決定グラフを用いた非明示的列挙手法を応用して高速に順序回路...のソフトエラー耐性を評価する手法について述べる．
Soft-error is a phenomena that the output value of a logic gate flips transiently because of neutron particle strike, etc. Exactly evaluating the soft-error rate for sequential circuits requires analysis of finite state machine corresponding to the given circuit, which is known to be inefficient if using a naive method. This paper proposes an efficient algorithm to analyze propagation effect caused by soft-errors, which utilizes binary decision diagrams for implicitly enumeration.show more
|
Export Mendeley
matsunaga09_1