低電力集積回路設計のためのシステムレベルにおける最適化手法 - 九大コレクション

＜博士論文＞
低電力集積回路設計のためのシステムレベルにおける最適化手法

	System Level Optimization Techniques for Low Power VLSI Design
作成者	作成者姓名石原, 亨 Ishihara, Toru イシハラ, トオル所属機関所属機関名九州大学システム情報情報工学 Graduate School of Information Science and Electrical Engineering, Kyushu University
本文言語	英語
学位授与年度	1999
学位授与大学	九州大学
学位授与大学	Kyushu University
学位	博士（工学）
学位種別	課程博士
出版タイプ	Version of Record
アクセス権	open access
JaLC DOI	https://doi.org/10.11501/3166839
関連URI	https://dl.ndl.go.jp/info:ndljp/pid/3166839
目次	Contents Abstract Contents 1 Introduction 2 Low Power System Design 3 Variable Voltage Scheduling 4 Programmable Power Management Architecture 5 Memory Power Optimization with Code Merging 6 Conclusions Acknowledgment Bibliography List of Publications by the Author

ファイル	ファイルタイプ	サイズ	閲覧回数	説明
ishihara	pdf	13.7 MB	236