

いまさら聞けない低消費 : 教えます。現場で使える 低消費設計

石原, 亨
九州大学システムLSI研究センター

<https://hdl.handle.net/2324/9156>

出版情報 : SLRC プレゼンテーション, 2007-01-25. 九州大学システムLSI研究センター
バージョン :
権利関係 :

いまさら聞けない低消費 ～教えます。現場で使える低消費設計～

九州大学システムLSI研究センター

石原 亨

ishihara@slrc.kyushu-u.ac.jp

なぜ低消費電力？

■ ハイエンド

➤ サーバ機器

- ✧ 発熱により信頼性が低下
- ✧ 発熱がさらなる高速化を制限

■ ローエンド



➤ センサネットワーク、RFIDタグ

- ✧ 無線給電が基本
- ✧ 環境から作り出す電力が律速

■ ミドルエンド

➤ 携帯電話、ノートPC、情報家電

- ✧ バッテリ駆動時間の延長
- ✧ 環境問題



	mW/cm ³
Solar (outside)	15,000
Air flow	380
Human power	330
Vibration	200
Temperature	40
Pressure Var.	17
Solar (inside)	10

低消費電力化を取り巻く諸問題

■ コストとのトレードオフ

- NREコスト※の高騰によりガチガチの専用化はできない
- 設計の効率化が最優先
- 低消費電力化にそれほどマンパワーをかけられない

■ 性能とのトレードオフ

- 低電圧化してもピーク性能を落とさない
- 低い閾値を使ってもリークを増やさない

■ 信頼性とのトレードオフ

- 微細化・低電圧化してもノイズマージンを確保する
- 消費電力効率の良い高信頼化技術

※ NREコスト (Non Recurring Engineering Cost): 再利用できないコストのことで、マスクコストや製造工場の減価償却費などがこれにあたる

ノートPCの電力内訳例


Component	Details
Processor	1.3GHz Pentium M
Memory	256 MB
Hard Drive	40GB @ 4200 RPM
Optical Drive	CD-R/RD, DVD
Wireless Networking	Intel Pro Wireless 2100
Screen	14.1" 1048 x 768

状況によって電力が全然違う

※PCMark: CPU、メモリ、HDD、グラフィックスなどの性能を計測するベンチマークソフト


アイドル時

Idle System (no DVS, full brightness)
system power: 13.13 W





稼動時



PCMark CPU Test (no DVS, full brightness)
system power: 25.8 W





携帯機器の電力内訳例



Cellular Phone



PDA



PMP (Portable Media Player)

Source: Ryu Seong-Min, "Industry Trend & Key Technical Issues of Mobile Solution", presentation at SSIT System & SW Lab., Sung Kyun Kwan University, South Korea


見える化技術

■ 消費エネルギーの可視化が重要

- システム全体の消費エネルギー解析
 - ◇ メカニカルな部分も含めたエネルギー解析
- ソフトの動作との関連付けが重要
 - ◇ ソフトの動作に強く依存する(ソフト無しでは電力は語れない)
- 使われる状況を想定したエネルギー解析
 - ◇ 携帯端末ではOff-State(待ち受け時)のエネルギーも重要



まずは原因
の解析から




毎日体重計に乗ることが
最良のダイエット法

いろんなダイエット
法は知っている。
それをうまく実践で
きないのが原因




ソフトウェア電力解析

- **ソフトウェアとの関連付けが重要**
- 命令ごとの平均電力測定によりCPUの電力をキャラクタライズ
- 高速シミュレーション(命令セットシミュレータなど)による解析
- RISC CPUは命令毎の電力が一様
- 電圧と周波数とメモリアクセス数で見積もり可能



mov AX, BX	mov AX, BX
mov AX, BX	add AX, CX
mov AX, BX	mov AX, BX
mov AX, BX	add AX, CX
mov AX, BX	mov AX, BX
NOP	add AX, CX
	NOP



RISC processors

V. Tiwari, S. Malik, and A. Wolfe, "Power analysis of embedded software: a first step towards software power minimization," IEEE Tr. On VLSI, vol. 2, no. 4, pp. 437-445, Dec. 1994.

A. Sinha and A. P. Chandrakasan, "JouleTrack – a web based tool for software energy profiling," in Proc. Design Automat. Conf., June 2001, pp. 220-225.

低消費電力化の方針


システムの状態	低消費電力化の方針	適用領域
動作時 アイドル時	<ul style="list-style-type: none"> □ 計算量の削減またはQoSとのトレード □ 並列化＋低電圧化による高速化と低電力化の両立 □ シンプルな複数のプロセッサ・演算器を低電圧・低周波動作させる 	アルゴリズム システム アーキテクチャ
	<ul style="list-style-type: none"> □ クロックゲーティング <ul style="list-style-type: none"> ➢ クロック供給の細分化・根元からの停止 □ 場合によってはパワーゲーティング 	システム アーキテクチャ 回路
	<ul style="list-style-type: none"> □ 動的電圧・周波数制御(DVFS) <ul style="list-style-type: none"> ➢ ソフトウェアからの電圧・周波数制御 	システム 回路
スタンバイ時	<ul style="list-style-type: none"> □ パワーゲーティング <ul style="list-style-type: none"> ➢ 電源分離と電源オフ制御 	システム 回路・レイアウト
	<ul style="list-style-type: none"> □ マルチVth・Tox <ul style="list-style-type: none"> ➢ メモリの低リーク化 	回路 デバイス

算術表現の最適化

■ 多項式の最適化

$$\begin{aligned} P_1 &= x^3 y + x^2 y^2 z \\ P_2 &= 4x + 4yz - xyz \end{aligned}$$

12 ×, 3 +/-



$$\begin{aligned} P_1 &= x d_1 d_2 \\ P_2 &= 4d_1 - z d_2 \\ d_1 &= x + yz \\ d_2 &= xy \end{aligned}$$

6 ×, 2 +/-

乗算数を42%削減

■ 配列演算は信号処理で多く使われる,

➤ E.g., *DCT, IDCT, DFT, etc.*

$$\begin{bmatrix} Y_1 \\ Y_2 \end{bmatrix} = \begin{bmatrix} 5 & 7 \\ 4 & 12 \end{bmatrix} \begin{bmatrix} X_1 \\ X_2 \end{bmatrix}$$

4 ×, 2 +



$$\begin{aligned} D_2 &= X_1 + X_2 \\ D_1 &= D_2 + X_2 \ll 1 \\ Y_1 &= D_1 + D_2 \ll 2 \\ Y_2 &= D_1 \ll 1 \end{aligned}$$

3 <<, 3 +

加算数を60%削減

ASICで実現した場合
電力を32%削減






A. Hosangadi, F. Fallah, R. Kastner, "Optimizing Polynomial Expressions by Algebraic Factorization and Common Subexpression Elimination," IEEE Trans. on CAD of ICS 25 (10), pp.2012-2022, Oct., 2006

MPEG2符号化の電力削減例

■ 低消費電力化の基本方針

➤ 並列化＋低電圧化、高閾値化

◇ 依存関係のないマクロブロック
レベルの処理を複数の演算器で
並列に処理する



MPEG2符号化LSIの電力内訳

Source: 水野正之, “1チップMPEG-2符号化LSIの低消費電力技術”, Design Wave Magazine No.13, pp.91-97, 1998年1月号

小高、鈴木、木村、笠原, “OSCAR型シングルチップマルチプロセッサにおける動きベクトル探索処理のマルチグレイン並列処理,” 情報処理学会研究報告ARC, 2002年11月


動的電圧制御 (DVFS)

■ 動機

- ▶ プログラムの実行はWCETよりずっと早く終わる

■ 手法 (周期タスクの例)

- ▶ 1フレームの処理を33のスライスに分割
- ▶ 早く終われば余った時間を次のスライスで利用
- ▶ 制約時間を守った上で電圧を動的に下げる






S. Lee and T. Sakurai, "Run-time voltage hopping for low-power real-time systems," in Proc. Asia South Pacific Design Automation Conference., Jan. 2000, pp. 381-386.

ゲーティング技術とDVFSの比較

- シンプルな技術でないと言及しない

	シャットダウン (クロック遮断)	シャットダウン (電源遮断)	DVFS
設計の難しさ	易	難	難
オーバーヘッド(電力 & 面積)	小	中	大
オーバーヘッド(遅延)	小	中	大
制御の難しさ	易	中	難
適用分野	多	多	少
電力削減効果	中	リーク削減大	大



高信頼化設計

電源電圧

Temp.
Margin


- 仕様の速度を満足するには、様々な設計マージンが必要
 - プロセス, 電圧, 温度
 - 微細化によりばらつき増大

Power
Supply
Integrity
margin

- マージンを取り除くため、速度制約ぎりぎりまで電圧を低下
 - 多電源電圧・DVSの利用

Process
margin

Critical
voltage



T. Austin, D. Blaauw, T. Mudge, and K. Flautner, "Making Typical Silicon Matter with Razor," IEEE Computer Magazine, pp.57-65, March 2004.

まとめ(問題と対策)

■ 問題1: コストとのトレードオフ

- 汎用部品(ハード・ソフト両方)の再利用
- システム設計の自動化・効率化
- エネルギー解析の高速化・効率化

■ 問題2: 性能とのトレードオフ

- 並列化 + 電源電圧と閾値電圧の使い分け
- デバイス技術 → high-kゲートなど

■ 問題3: 信頼性とのトレードオフ

- 電源電圧の使い分け → メモリには高い電圧
- 回路技術(8T-SRAMなど)、冗長化技術