90nmCMOS回路における遅延・電力ばらつきのゲート 段数およびゲート幅依存性に関する考察

山口, 聖貴 九州大学大学院システム情報科学府

Yang, Yuan School of Automation and Information Engineering, Xi' an University of Technology

坂本, 良太 九州大学大学院システム情報科学府

室山, 真徳 九州大学システムLSI 研究センター

他

https://hdl.handle.net/2324/6363

出版情報:電子情報通信学会技術研究報告, VLD2006-118, pp.73-78, 2007-03. The Institute of Electronics, Information and Communication Engineers バージョン: 権利関係:

90nmCMOS 回路における遅延・電力ばらつきのゲート段数 およびゲート幅依存性に関する考察

山口 聖貴[†] YuanYang^{††} 坂本 良太[†] 室山 真徳^{†††} 石原 亨^{†††} 安浦 寛人^{††††}

† 九州大学大学院 システム情報科学府 〒 819-0395 福岡市西区元岡 744
†† 西安理工大学 自動化・情報工程学院 710048 西安市金花南路 5
††† 九州大学 システム LSI 研究センター 〒 814-0001 福岡市早良区百道浜 3-8-33
†††† 九州大学大学院 システム情報科学研究院 〒 819-0395 福岡市西区元岡 744
E-mail: †{masaki,sakamoto}@c.csce.kyushu-u.ac.jp, ††yangyuan@xaut.edu.cn,
†††{muroyama,ishihara}@slrc.kyushu-u.ac.jp, †††yasuura@c.csce.kyushu-u.ac.jp

あらまし 近年,製造ばらつきに起因する回路性能のばらつきが顕著になってきている.回路性能のばらつきは歩留 まりを低下させるため,ばらつきに対処する設計手法が必要である.設計時にばらつきを考慮するためには,まず性 能ばらつきの実態を確認する必要がある.本稿では,90nm プロセスを用いた CMOS 回路において実測を行い,遅 延・電力ばらつきについて解析を行った.測定対象としてゲート段数,ゲート幅の異なるリングオシレータを用いた. ばらつきはチップ内およびチップ間に分けて測定し,ゲート段数およびゲート幅が遅延・電力ばらつきに与える影響 について考察を行った.実測結果から,ゲート段数を増やすことで遅延ばらつきが抑えられることを確認した.また, ゲート幅を大きいとき遅延・電力ばらつきも大きいという実測結果が得られ,この要因について考察した. キーワード 遅延ばらつき,電力ばらつき,Deep Sub-Micron, CMOS

A Study of Dependence on Gate Depth/Width for Analyzing Delay/Power Variations in 90nm CMOS Circuits

Masaki YAMAGUCHI[†], Yuan YANG^{††}, Ryota SAKAMOTO[†], Masanori MUROYAMA^{†††},

Tohru ISHIHARA^{†††}, and Hiroto YASUURA^{††††}

 [†] Graduate School of Information Science and Electrical Engineering, Kyushu University 744 Motooka, Nishi-ku, Fukuoka 819-0395 Japan
 [†]† School of Automation and Information Engineering, Xi'an University of Technology 5 Jinhua South Road, Xi'an, 710048 China

††† System LSI Research Center, Kyushu University

3-8-33 Momochihama, Sawara-ku, Fukuoka 814-0001 Japan

 $\dagger\dagger\dagger\dagger$ Graduate School of Information Science and Electrical Engineering, Kyushu University

744 Motooka, Nishi-ku, Fukuoka 819-0395 Japan

 $E\text{-mail: } \dagger \{masaki, sakamoto\} @c.csce.kyushu-u.ac.jp, \ \dagger \dagger yangyuan @xaut.edu.cn, \ tabular = 0 \ \ tabu$

†††{muroyama,ishihara}@slrc.kyushu-u.ac.jp, ††††yasuura@c.csce.kyushu-u.ac.jp

Abstract As the transistor size shrinks, process variations increase. Under the existence of the variations, an existing design flow will not be effective for minimizing the worst-case circuit delay and average power consumption. As the first step toward developing a better solution, this paper investigates basic characteristics of the delay/power variation. We measured delay/power consumption values for 5 kinds of ring oscillator circuits with some gate depth/width designed with 90nm CMOS technology. We analyzed delay/power variations dependence on gate depth/width. The measurement results demonstrated that delay variations can be suppressed by increasing the number of gate steps and showed that delay/power variations increase by enlarging gate width. -1-Key words Delay Variation, Power Variation, Deep Sub-Micron, CMOS

1. はじめに

集積回路の製造技術の進歩によってトランジスタの微細化が 進み,集積回路の小型化や高速化が図られてきたが,製造プロ セスにおいて発生するイオン注入条件や熱処理温度などの製 造上のばらつきが顕著になってきた[1].製造上のばらつきは, ゲート長や酸化膜厚などの素子の形状や,不純物濃度などをば らつかせ,結果閾値電圧やドレイン電流などといった素子の電 気的特性をばらつかせる.回路を構成する素子の電気的特性が ばらつくと遅延・電力などといった回路性能もばらつくことに なる.そのため,仕様どおりに動作しない回路が増加し,歩留 まりを低下させ,コストの増大を引き起こすという問題が生じ ている.

従来から回路性能がばらついても一定個数以上は仕様を満た すように,マージンをもたせた設計が行われている.しかし, 既存の設計手法で設計を行った場合には微細化とともにマー ジンは相対的に大きくなってしまう。微細なプロセスは大きな マージンのために、古いプロセスよりも回路性能が劣化してし まう可能性がある.性能を劣化させずに歩留まりを向上させる ためには,マージンを小さくするなどのばらつきに対処するた めの設計手法が必要である.今後ばらつきに対処する設計手法 の提案をするためには,性能ばらつきに影響を与える要因など といった性能ばらつきの実態を確認する必要がある.性能ばら つきの実態を確認するには,実際にチップを実測して性能ばら つきの基礎データを得る必要がある.

以上の背景から,特に遅延・電力ばらつきの基礎データを得 ることを目的として,本稿では90nm プロセスで設計された CMOS 回路の遅延・電力を実測し,遅延・電力ばらつきにつ いて解析を行った.測定対象としてゲート段数,ゲート幅の異 なる5種類のリングオシレータを用いた.それぞれの発振周波 数,動作時の消費電力および待機時の消費電力のばらつきにつ いて実測し,ゲート段数およびゲート幅が遅延・電力ばらつき に与える影響について考察を行った.また,ばらつきはチップ 内およびチップ間に分けて実測・解析を行った.

本稿は次のような構成になっている.第2章では CMOS 回 路における遅延と電力について述べる.第3章では測定するリ ングオシレータ回路について説明し,その測定方法について述 べる.第4章では遅延・電力ばらつきの実測結果を示す.第5 章で遅延・電力ばらつきのゲート段数,ゲート幅依存性につい て考察を行う.第6章で本稿をまとめる.

CMOS 回路における遅延と電力

ここでは,今回の測定回路に用いられている CMOS インバー タ,リングオシレータにおける遅延および電力について述べる. 2.1 CMOS インバータ

CMOS インバータは最も基本的な CMOS 回路であり,入力 信号を反転したものを出力する回路である.

2.1.1 遅延時間

CMOS インバータ1 段の遅延時間 *d*_{inv} は次式で表される [2]:

$$d_{inv} \propto \frac{C_{load} V_{dd}}{\mu C_{ox} (W/L) (V_{dd} - V_{th})^{\alpha}}$$
(1)

ここで μ はキャリアの移動度, C_{load} はインバータの出力負荷 容量, C_{ox} は単位面積あたりのゲート酸化膜容量, W はゲー ト幅, L はゲート長, V_{dd} は電源電圧, V_{th} は閾値電圧, α は 短チャネル効果に依存し 1~2 の値をとる [3]. リングオシレー タは全て同じ大きさのインバータで構成されているので格段の 出力負荷容量 C_{load} は等しく次式のように表される [4]:

$$C_{load} = C_{ox}WL. (2)$$

式(2)を式(1)に代入して整理すると

$$d_{inv} \propto \frac{L^2 V_{dd}}{\mu (V_{dd} - V_{th})^{\alpha}} \tag{3}$$

となる.

2.1.2 消費電力 CMOS インバータの消費電力 *P_{inv}* は次式で表される:

$$P_{inv} = P_{inv_sw} + P_{inv_sh} + P_{inv_leak} \tag{4}$$

 P_{inv_sw} は負荷容量を充放電するために消費される電力, P_{inv_sh} は貫通電流による消費電力, P_{inv_leak} はリーク電流による消費 電力である.90nm プロセスでは、 P_{inv_sw} と比較して P_{inv_sh} の割合が充分に小さい[1].よって

$$P_{inv} \coloneqq P_{inv_sw} + P_{inv_leak} \tag{5}$$

と表すことができる.

P_{inv_sw} は次式で表される [4]:

$$P_{inv_sw} = s_w C_{load} V_{dd}^2 \tag{6}$$

ここで, s_w は単位時間当たりのスイッチング回数である. $P_{inv.leak}$ は次式で表される [5]:

$$P_{inv_leak} = I_0 10^{\frac{-v_{th}}{S}} V_{dd} \tag{7}$$

ここで I_0 は閾値電圧におけるドレイン電流である.S はサブ スレッショルド・スロープと呼ばれるもので温度に依存する値 である. I_0 は W と比例関係にあるため P_{inv_leak} も W と比例 関係にある [4].

2.2 リングオシレータ

リングオシレータとはインバータを奇数個直列に接続するこ とによって発振機能を持たせた回路である.リングオシレータ の遅延・電力を解析することによって,インバータ1段の遅延・ 電力を間接的に解析することができる.今回はNANDゲート 1個とインバータ偶数個を直列に接続し発振制御機能を持った リングオシレータを用いる(図1参照).CTRLが0のとき, NANDゲートの出力は1で固定されるためこの回路は発振し ない.CTRLが1のとき,NANDゲートがインバータのよう な構造をとるのでこの回路は発振する.またNANDゲートは, 一方の入力が1のときインバータのような構造をとるので,本 稿ではNANDゲートの遅延・電力とインバータの遅延・電力 は等しいと仮定する.



図 1 発振制御機能を持つリングオシレータ

2.2.1 発振周波数

リングオシレータの発振周波数はインバータ1段あたりの遅 延によって決まる.リングオシレータはループを2周すると1 周期となるので,リングオシレータの発振周波数 frosc は式(1) を用いると次式で表される:

$$f_{rosc} = \frac{1}{2Nd_{inv}} \tag{8}$$

$$f_{rosc} \propto \frac{\mu (V_{dd} - V_{th})^{\alpha}}{2NL^2 V_{dd}} \tag{9}$$

ここで N はリングオシレータの段数である.

2.2.2 消費電力

式 (5) と同様に,リングオシレータの消費電力 *P*_{rosc} は次式 で表される:

$$P_{rosc} \doteq P_{rosc_sw} + P_{rosc_leak} \,. \tag{10}$$

負荷容量の充放電電流による消費電力 Prosc_sw は次式で表される:

$$P_{rosc_sw} = \sum_{i=1}^{N} s_{wi} C_i V_{dd}^2 \tag{11}$$

 s_{wi} は i 段目のインバータの単位時間当たりのスイッチング回数, C_i は負荷容量である.ここで,リングオシレータは端子間の配線以外は全てのレイアウトパターンが同じインバータで構成されており,端子間配線もすべてほぼ同じ容量であるので C_i と s_{wi} は以下のように置き換えられる:

$$C_1 = C_2 = \dots = C_N = C_{load} \tag{12}$$

$$s_{w1} = s_{w2} = \dots = s_{wN} = f_{rosc}$$
 . (13)

よって *P*_{rosc_sw} は式 (2) を用いて次式で表される:

 $P_{rosc_sw} = N f_{rosc} C_{load} V_{dd}^2 \tag{14}$

$$P_{rosc_sw} = N f_{rosc} C_{ox} W L V_{dd}^2 .$$
⁽¹⁵⁾

リーク電流による消費電力 *P*_{rosc-leak} は式 (7) を用いて次式 で表される:

$$P_{rosc_leak} = NP_{inv_leak} \tag{16}$$

$$= N I_0 10^{\frac{V_{th}}{S}} V_{dd} \quad . \tag{17}$$

3. 測定回路と測定方法

測定回路は 63 列のリングオシレータのブロックが 5 つ設計 されており,段数・ゲート幅を変えたときの遅延時間・消費電 力の比較ができるようになっている.測定回路は基本回路と拡 張回路の2つからなる.基本回路は比較対象となるリングオシ レータが設計されている.拡張回路は基本回路と段数・ゲート 幅が異なるリングオシレータが4 プロック設計されている.

3.1 測定回路の構造

3.1.1 基本回路

基本回路の回路図を図2に示す.199段のリングオシレータ をRosc1からRosc63まで63列並列に接続したものとデコー ダDec,マルチプレクサMuxからなる.チップ内でのばらつ きを見るため,回路構造,レイアウト,向きが同じ設計のRosc を63列並列に接続している.全てのRoscが発振しないsleep モードと,63列のうち1列のRoscが動作するrunモードが あり,sleepモードではスイッチングが行われず負荷容量を充 放電する電流が流れない.よってsleepモードではリーク電流 を測定することができる.Decでsleepモードとrunモードの 切り替えやどのRoscを発振させるかを制御する.Muxでどの Roscの出力を観測するかを制御する.また,DecとMuxに供 給される電源VDDとRoscに供給される電源VDD_Bはそれ ぞれ独立しているので,Rosc部分のみの消費電力を測定する ことが可能である.



図2 基本回路



図3 拡張回路

3.1.2 拡張回路

拡張回路を図 3 に示す. リングオシレータブロック Rosc Group D2, Rosc Group D4, Rosc Group S2, Rosc Group S4 とデコーダ Dec, マルチプレクサ Mux からなる. Rosc Group D2 は 399 段の Rosc を 63 列並列に接続したものであ り,インバータのゲート幅は基本回路のインバータのゲート 幅と同じである. Rosc Group D4 は 799 段の Rosc を 63 列 並列に接続したものであり,インバータのゲート幅は基本回 路のインバータのゲート幅と同じである. Rosc Group W2 は 各段のインバータのゲート幅を基本回路のインバータのゲー ト幅の2倍に設定した Rosc である. 段数は 199 段である. Rosc Group W4 は各段のインバータのゲート幅を基本回路の インバータのゲート幅の4倍に設定した Rosc である.段数 は 199 段である.基本回路と同様に,各 Rosc ブロックにおい て sleep モードと run モードがある. Dec によって 4 つのブ ロックのうちどのブロックを動作させるか,またどの Rosc を 発振させるかを制御する.Mux でどのブロック,どの Rosc か らの出力を観測するかを制御する. 各 Dec, Mux に供給され る電源 VDD と各 Rosc ブロックに供給される電源 VDD_D2, VDD_D4, VDD_W2, VDD_W4 はそれぞれ独立しているので, 各 Rosc ブロック部分のみの消費電力を測定することが可能で ある.

3.2 測定項目

この回路では、ゲート段数・ゲート幅の異なる5種類のリン グオシレータの発振周波数と消費電力を測定する.発振周波数 は,出力波形を観測することによって測定する.消費電力は, 動作時に消費されるスイッチング電力と,待機時に消費される リーク電力の2種類を測定する.スイッチング電力は, Dec に よって 63 列のうち 1 列だけリングオシレータを発振させた状 態で測定する.リーク電力は, Dec によって 63 列全てのリン グオシレータを発振させない状態で測定する. 一つのブロック のなかに 63 列のリングオシレータが設計されているので,各 リングオシレータの遅延・電力を比較することによって,各ブ ロックにおいてチップ内の遅延・電力ばらつきを測定すること ができる.また,今回は同じ回路が設計されたチップが30個あ るので,同じ位置に設計されているリングオシレータの遅延・ 電力をチップごとに比較することによって,チップ間における 遅延・電力ばらつきを測定することができる.また,ゲート段 数・ゲート幅の異なるリングオシレータの遅延・電力ばらつき の比較により、ゲート段数・ゲート幅が遅延・電力ばらつきに 与える影響について考察することが可能である.

3.3 測定方法

チップ実測の測定系を図 4 に示す.ここで VDDR とは, 各リングオシレータ用の電源 VDD_B, VDD_D2, VDD_D4, VDD_W2, VDD_W4 のことを示している. 電源装置から電源 VDD を与える、VDDR は、測定対象とする電源のみ電源装置 からデジタルマルチメータを通して与える.そうすることでリ ングオシレータに供給される電流を測定し,消費電力を求める ことができる.電源端子の電圧を安定させるため,電源とグラ ウンドの間にはキャパシタを接続する.測定対象以外のリング



図4 測 定 系

表 1 測 定 機 器						
区分	機器名	メーカー				
オシロスコープ	TDS7254B	テクトロニクス				
データジェネレータ	DG2020A	テクトロニクス				
デジタルマルチメータ	DL-2050	ケンウッド				
電源装置	PW18-1.8AQ	ケンウッド				

オシレータブロックの電源はグラウンドに接続し,他のブロッ クの影響を受けないようにする.Dec, Muxの入力パターンは データジェネレータによって与える.回路からの出力波形 OUT をオシロスコープで観測することによって発振周波数を求める. 3.4 測定機器

測定に使用する機器を表1に示す.今回使用したオシロス コープの帯域は 2.5*GHz*, サンプルレートは 10*GS*/s である. また,デジタルマルチメータの直流電流分解能は0.1µA である.

4. 遅延・電力ばらつきの実測結果

4.1 平均値の比較

図 5,6 に周波数,スイッチング電力,リーク電力の全リング オシレータにおける平均値の比較を示す.ここで示す周波数, スイッチング電力, リーク電力は 199 段, ゲート幅 W の値を 1として正規化した値である.Wとは,基本回路のインバータ のゲート幅を表す定数である.

式(7),式(9),式(15),式(17)より,リングオシレータに おいてゲート段数を k 倍にしたとき,周波数は約 1/k 倍, リー ク電力は約 k 倍となり, スイッチング電力は変化しない.また, ゲート幅を k 倍にしたとき, スイッチング電力, リーク電力は 約 k 倍となり, 周波数は変化しない. 図 5, 6 より, 実測結果は これらのモデルとほぼ一致していることが確認できる.

4.2 度数分布の比較

図 7~図 10 に基本回路における周波数,スイッチング電力, リーク電力の度数分布を示す.周波数,スイッチング電力はチッ プ内とチップ間の分布を示す.リーク電力は1列ごとにリーク 電力を測定することができず,チップ内ばらつきを測定するこ とができないため,チップ間の分布のみを示す.ここで示す周 波数,スイッチング電力,リーク電力の値は平均を1として正 規化した値である.また,度数は定数を基準に正規化した値で ある.ここでは代表値として 199 段,ゲート幅 W のリングオ シレータにおける分布を示しているが,他の4種類のリングオ シレータにおいても同じ様な傾向を示している.

図 7~図 10 より,周波数,スイッチング電力のチップ内にお



耒	2	煙 準	偏差	ച	H٢	献
13	4	137-1-1	而在	v 2	レレ	Ŧ

	f_{rosc}	P_{total}	P_{sw}	P_{leak}
チップ内	1.00	0.784	0.899	-
チップ間	6.43	8.82	6.23	30.7

ける分布は,正規分布に近いような形をとっていることが確認 できる.周波数,スイッチング電力,リーク電力のチップ間に おける分布は正規分布のような形はとっておらず,チップ内に おける分布とは異なる形をとっている.したがって,チップ内 ばらつきとチップ間ばらつきは性質が異なると考えられる.

5.考察

5.1 チップ内・チップ間ばらつきの比較

表 2 に基本回路におけるばらつきの大きさの比較を示す.ば らつきの大きさの指標としてここでは変動係数を用いる.変動 係数とは標準偏差を平均値で割った値である.また,f_{rosc} は 発振周波数,P_{total} は総消費電力,P_{sw} はスイッチング電力, P_{leak} はリーク電力の標準偏差を示し,それぞれの値はチップ 内の周波数の標準偏差を1として正規化したものである.ここ では代表値として 199 段,ゲート幅 W のリングオシレータに おけるばらつきの比較を行っているが,他の4種類のリングオシレータにおいても同じ様な傾向を示している.

表2より,チップ内とチップ間でばらつきの大きさを比較す ると,チップ内よりチップ間の方がばらつきが大きいことが確 認できる.また,各パラメータごとにばらつきの大きさを比較 すると,リーク電力のばらつきが最も大きいことが確認できる. 今回はリーク電力が総消費電力に占める割合が小さいので,結 果的に総消費電力のばらつきは大きくなっていない.総消費電 力に占めるリーク電力の割合が大きい回路のときはリーク電力 のばらつきに対処することが重要であると考えられる.

5.2 ゲート段数依存性に関する考察

図 11~図 13 に遅延時間,スイッチング電力,リーク電力の ばらつきの段数による変化を示す.遅延時間は,式(9)を用い て発振周波数から1段あたりの遅延時間を導出した.また,ば らつきの大きさの指標としてここでは変動係数を用いる.周波 数とスイッチング電力の変動係数は実測値とシミュレーション 値を示す.それぞれの値は199段の変動係数を1として正規化 したものである.

ここで示すシミュレーション値は, 閾値電圧が正規分布に 従ってばらつくと仮定して,回路シミュレータのモンテカルロ 解析を用いて見積もった値である.回路シミュレータツールは シノプシス社の HSPICE を使用した.またシミュレーション に用いたネットリストは LPE(Layout Parameter Extraction) を実行して得られたネットリストを用いた.LPE とはレイアウ トからトランジスタや配線の大きさや寄生成分を抽出すること であり,配線に寄生する抵抗・容量を考慮した見積もりを行っ た.LPE ツールはメンター社の Calibre を使用した.

図 11~図 13 から,遅延ばらつき,スイッチング電力ばらつ き,リーク電力ばらつきはシミュレーション値と近い値を示し ていることが確認できる.ゲート段数を増やすことによって遅 延ばらつきは相対的に小さくなっていることがわかる.よって, ゲート段数を増やすことによって1段あたりの遅延ばらつきを 抑えることができる.スイッチング電力,リーク電力のばらつ きは,ゲート段数を増やしてもあまり変化が見られないため, ゲート段数が電力ばらつきに与える影響は小さいと考えられる.

5.3 ゲート幅依存性に関する考察

図 14~図 16 に遅延時間,スイッチング電力のばらつきの ゲート幅による変化を示す.ばらつきの大きさの指標として変 動係数を用いる.変動係数は実測値とシミュレーション値を示 す.シミュレーション値はゲート段数と同様,閾値電圧が正規 分布に従ってばらつくと仮定して,回路シミュレータのモンテ カルロ解析を用いて見積もった値である.また,それぞれの値 はゲート幅 W の変動係数を1として正規化したものである.

図 14~図 16 から,ゲート幅が大きいときばらつきも大きく なっていることが確認できる.シミュレーション値も傾向は比 較的似ている.しかし[6]では,MOSトランジスタのオン電流 のばらつきが 1/√*LW*に比例することを実測結果から導いて いる.ゲート幅が大きいときばらつきも大きくなるという結果 が得られた要因として以下のことが考えられる.

(1) 温度の影響



- (2) レイアウト位置の影響
- (3) ゲート長ばらつきなど閾値電圧ばらつき以外の影響5.3.1 温度の影響

今回は,室温を一定になるように設定して測定を行った.し かし,チップ内部やチップ表面の温度を一定にする環境は無い ため,リングオシレータの発振時に消費されるスイッチング電 力によってチップ内部の温度が上昇し,遅延・電力が変化した 可能性が考えられる.特にリーク電力は温度の変化によって指 数関数的に変化する.発振時に発生するエネルギーによって温 度が変化し,結果的にばらつきが大きくなった可能性が考えら れる.

5.3.2 レイアウト位置の影響

レイアウト位置の影響でばらつきが大きくなったことが考え られる.ゲート幅 W のリングオシレータブロックとゲート幅 4W のリングオシレータブロックは面積が4倍異なるため,1 列目と63列目の距離も4倍遠くなっている.レイアウト位置 が性能ばらつきに与える影響が大きく,結果的にゲート幅が大 きいときにばらつきが大きくなった可能性がある.

5.3.3 閾値電圧ばらつき以外の影響

ゲート幅が大きいとき、ゲート長ばらつきなどといった閾値 電圧ばらつき以外のばらつきの影響が強くなったということが 考えられる.一般的に性能ばらつきは,不純物濃度のばらつき による閾値電圧のばらつきが支配的であると言われているが, ある程度ゲート幅が大きくなったとき,不純物濃度のばらつき よりもゲート長ばらつきや酸化膜厚ばらつきなど他のばらつき が支配的になる可能性がある.

6. おわりに

本稿では 90nm プロセスで設計・試作した CMOS 回路の遅



図 15 スイッチング電力ばらつき 図 16 リーク電力ばらつきのゲート のゲート幅依存性(チップ内) 幅依存性(チップ間)

延・電力ばらつきの実測を行い,ゲート段数,ゲート幅がばら つきに与える影響について考察を行った.ゲート段数を増やす ことによって遅延ばらつきを抑えられることを確認した.また, ゲート幅が大きいとき性能ばらつきが大きいという測定結果が 得られ,この要因について考察を行った.

今後の課題として,ゲート幅が大きいとき性能ばらつきが大 きくなる要因を解析するため,温度の影響やレイアウトの影響 などが性能ばらつきに与える影響を考察する必要がある.

謝辞 本チップ試作は東京大学大規模集積システム設計教育 研究センターを通し株式会社半導体理工学研究センター,富士 通株式会社,松下電器産業株式会社,NEC エレクトロニクス 株式会社,株式会社ルネサステクノロジ,株式会社東芝の協力 で行われたものである.また,本研究は日本ケイデンス株式会 社,シノプシス株式会社,メンター株式会社の協力で行われた ものである.また,本研究は一部科学研究費補助金(学術創成 研究費(2))(課題番号:14GS0218)によるものである.

献

文

- Neil H. E. Weste, David Haris, "CMOS VLSI DESIGN : A Circuits and Systems Perspective", Addison Wesley, 2004.
- [2] M. Eisele, J. Berthold, D. Schmitt-Landsiedel, and R. Mahnkopf, "The Impact of Intra-Die Device Parameter Variations on Path Delays and on the Design for Yield of Low Voltage Digital Circuits", International Symposium on Low Power Electronics and Design, Digest, of Technical Papers, pp.237-242, 1996.
- [3] T. Sakurai, R. Newton, "Alpha-Power Law MOSFET Model and its Applications to CMOS Inverter Delay and Other Formulas", IEEE Journal of Solid-State Circuits, Vol.25, No.2, pp.584-594, Apr.1990.
- [4] Y. Taur and Tak H. Ning , "最新 VLSI の基礎", 芝原 健太郎 (監訳), 丸善, 2002.
- [5] K. Nose, M. Hirabayashi, H. Kawaguchi, S. Lee, and T. Sakurai, "VTH-Hopping Scheme to Reduce Subthreshold Leakage for Low-Power Processors", IEEE Journal of Solid-State Circuits, Vol.37, No.3, pp.413-419, Mar.2002.
- [6] H. Masuda, S. Ohkawa, A. Kurokawa, and M. Aoki, "Challenge: Variability Characterization and Modeling for 65- to 90-nm Processes", IEEE Custom Integrated Circuits Conference, pp.593-600, 2005.
- [7] 山口 聖貴, Y. Yang, 樽見 幸祐, 坂本 良太, 室山 真徳, 石 原 亨, 安浦 寛人, "90nmCMOS 回路における遅延および電 力ばらつきの実測と解析", 電子情報通信学会技術研究報告, VLD2006-13(2006-05), pp.41-46, May. 2006.