

ヘテロジニアスインテグレーション技術による石英系平面光波回路の高機能化に関する研究

倉田, 優生

<https://hdl.handle.net/2324/2236265>

出版情報 : 九州大学, 2018, 博士 (工学), 課程博士
バージョン :
権利関係 :

博士論文

ヘテロジニアスイнтеグレーション
技術による石英系平面光波回路の
高機能化に関する研究

九州大学 大学院
システム情報科学府

倉田優生

内容

1 章	序論	3
1.1	本研究の背景.....	3
1.2	デジタルコヒーレント伝送	5
1.3	光集積技術とその課題	7
1.3.1	材料によるデバイス特性の違い.....	7
1.3.2	ハイブリッド集積技術とモノリシック集積技術.....	9
1.3.3	ヘテロジニアス集積技術.....	10
1.4	本研究の目的と位置付け.....	12
1.5	論文の構成.....	14
2 章	ヘテロジニアス集積における光回路 - 光素子間の光結合構造	17
2.1	まえがき	17
2.2	ヘテロジニアス集積における光結合構造	17
2.3	ミラーを用いた PD 光結合の基本構造.....	19
2.4	光学系設計	23
2.4.1	ミラー光路変換における光結合効率.....	23
2.4.2	PD 光入射界面に対する透過特性	27
2.5	マイクロミラー形成方法.....	31
2.6	マイクロミラー集積 PLC の作製と評価.....	34
2.7	まとめ	37
2.8	参考 石英系 PLC の作製方法.....	38
3 章	石英系 PLC における InP-PD のヘテロジニアス集積.....	40
3.1	まえがき	40
3.2	PLC 上における PD 集積の基本プロセス	41
3.3	InP 系エピタキシャル層の転写方法	43
3.3.1	PLC の表面研磨.....	44
3.3.2	真空ボンディング	45
3.3.3	InP 基板除去.....	49
3.4	ボンディング後のエピタキシャル層にかかる応力.....	50
3.5	石英系 PLC 上における InP-PD の作製と評価	52
3.5.1	作製方法.....	53
3.5.2	評価結果.....	54
3.6	まとめ	56

4 章	受信用ヘテロジニアス集積型 PLC	58
4.1	まえがき	58
4.2	ヘテロジニアス集積型 PLC の受光部の基本構造.....	58
4.3	ミラー・PD 集積 PLC の作製と評価	59
4.3.1	作製方法.....	59
4.3.2	評価結果.....	61
4.4	ミラー・PD 集積 PLC によるコヒーレントディテクタ	62
4.4.1	光 90 度ハイブリッド.....	62
4.4.2	戻り光低減のミラー設計.....	64
4.4.3	作製方法.....	66
4.4.4	評価結果.....	67
4.6	まとめ	70
5 章	ヘテロジニアス集積型 PLC による小型高機能な受信デバイス	72
5.1	まえがき	72
5.2	小型コヒーレント受信用集積型 PLC、およびモジュール適用性の検証	72
5.2.1	光回路の小型化.....	74
5.2.2	モジュール内実装サイズの比較.....	75
5.2.3	光回路特性の評価	77
5.2.4	作製方法.....	80
5.2.5	評価結果.....	81
5.2.6	モジュール化評価ボードの試作・評価	83
5.3	デュアルキャリア-小型コヒーレント受信用集積型 PLC.....	87
5.3.1	光回路の小型化.....	88
5.3.2	ファイバ接続および波長板溝における光損失の低減	89
5.3.3	波長板型偏波ビームスプリッタの偏波消光比の制御	92
5.3.4	作製方法.....	94
5.3.5	評価結果.....	95
5.4	まとめ	98
6 章	結論	100
	略称リストおよび記号リスト	103
	参考文献.....	107
	研究業績.....	117
	謝辞.....	119

1章 序論

1.1 本研究の背景

インターネットの普及が始まった 1990 年代より今に至るまで、情報化社会は発展の一途をたどっている。近年においては 4G という高速なモバイル網が構築されることで、かつては電話中心の携帯電話が、今ではスマートフォンにより動画や写真といったより多くの情報を気軽にやり取りする社会になっている。近年では IoT (internet of thing) という、あらゆるモノがインターネットに接続される社会まで言われるようになり、ネットワークに接続されるモノがますます増加するとともに、仮想現実 (virtual reality、VR) や拡張現実 (activated reality、AR) のようにアプリケーションの幅も拡大している。またこれらのサービス・システムを担う情報処理の形態も多様化しており、個別端末による情報処理という従来の形態から、データセンタに集積された巨大な計算機資源を利用したクラウドコンピューティングにより、より多くのデータを参照しながら分散処理し、その場の状況やニーズに応じた情報処理を、短時間で行うことが可能になってきている。このように現代社会は、多種多様な場面で行われる膨大な情報のやりとりによって支えられている。今後は、高速で多くの端末を接続可能な無線ネットワークが構築されるとともに、データセンタとの通信トラフィックも増加し、ますます大きな通信容量が求められる。光ファイバを伝送媒体としてネットワークを構築する光通信技術は、それらのバックボーンを支える重要な役割を担っている。

今日では重要な社会インフラとして光ネットワークが実装され、なおも更なる大容量化とフレキシブルなネットワーク実現を目指した検討が行われているが、その始まりをたどると光ファイバと半導体レーザの 2 つの発明が同時期に行われたことがきっかけとなっている[1.1]。光ファイバは、1970 年に、当時としては低損失な 20 dB/km のファイバが開発され[1.2]、それまで石英ガラスを伝送媒体とする通信の可能性が理論的に予測されていたが、それが実現できることが実験的に示された[1.3]。これをきっかけに光通信実用化に向けた活発な研究開発が始まった。まずは、光信号を長距離伝送するため低損失化を目指し、高純度ガラスによるファイバ製造技術と光通信に適した波長帯の検討が同時進行的になされることになる。1973 年に、光ファイバで最も損失の低い波長帯が 1.4~1.7 μm の近赤外領域にあると予想され[1.4]、1974 年に、内付化学気相堆積(Modified chemical vapor deposition、MCVD)法により[1.5]、高純度ガラス母材が製造できるようになった。その後、近赤外波長で光ファイバの損失要因になっていた 1.4 μm 付近に吸収をもつ OH 基をガラスから除去する技術の検討がなされた[1.6]。1977 年に、現在の光ファイバの大量生産方法である気相軸付 (Vapor phase axial deposition、VAD) 法が開発され[1.7]、1979 年に、波長 1.55 μm で 0.2 dB/km という非常に低損失な光ファイバが実現された[1.8]。今日では低損

失な 1.55 μm 帯と、波長分散の小さい 1.31 μm 帯が光通信用波長帯として用いられている。

一方で半導体レーザは、1970 年に、波長 0.8 μm の室温連続発振が可能なファブリペロー型の半導体レーザが発明された[1.9]。そこから、より長波長側での発振を目指した研究開発がなされることになり、1977 年に、1.3 μm 帯での発振が報告され[1.10, 1.11]、その後、1979 年に、1.5 μm 帯での発振が報告された[1.12]。1981 年に分布帰還型 (Distributed feedback、DFB) レーザが発明されたことで、室温で単一モード発振可能なレーザが実現された[1.13]。ファイバおよび半導体レーザの単一モード化により、モード分散による影響を受けにくくなり、ファイバ伝搬中の信号劣化が抑制されることで長距離伝送が可能となった。さらに、1987 年にエルビウムを光ファイバに添加した光増幅器が開発され[1.14]、光ファイバの伝搬損失を補償することが可能となった。複数の光増幅器を中継することで、伝送距離を大幅に向上させることが可能になり、大陸間を海底に敷設した光ファイバでつなく長距離光伝送が実現されるようになった。

光通信の伝送方式の進展をみると、はじめに、時間領域で信号を多重化する時分割多重 (time division multiplexing、TDM) 方式が実用化された。半導体レーザや変調回路を高速化し、信号の伝送速度を高速化することで大容量化が進められ、1996 年に、10 Gb/s の伝送システムが実用化されている[1.15]。さらなる通信容量の拡大は、光の特徴の一つである波長を利用し、複数の異なる波長のそれぞれに信号を載せ、それらを一つの光ファイバで伝送する波長分割多重 (wavelength division multiplexing、WDM) 方式により進められた[-]。光ファイバや半導体レーザの発展と同時に、周辺の光部品技術が進展し、その一つが石英系光導波路 (planer lightwave circuit、PLC) によるアレイ回折格子 (Arrayed-waveguide gratingAWG) 型波長合分波器である[1.16, 1.17]。この波長合分波器を用いることで複数の異なる波長の光信号をまとめる (合波)、あるいは光ファイバ中の光信号を波長毎に分ける (分波) ことが光導波路上で可能となり、合分波する波長の数だけ容量を拡大できるようになった (図 1-1)。WDM 方式により大容量化が大幅に進展し、1990 年代には 1 Tb/s 級の伝送が達成された[1.18]。そして、2000 年代に入ると、位相や偏波といった光の特徴を利用する技術として、デジタルコヒーレント伝送技術が開発された。LSI の高性能化が進展し、ファイバ中の非線形現象や波長分散による信号の歪みを、信号処理により補償することが可能となり、1 波長で 100 Gb/s 以上となる伝送システムが実用化されている[1.19]。

このような光ファイバによる伝送システムは、海底ケーブルによる大陸間接続ネットワークや、国内のバックボーンネットワーク、都市間のネットワークといったロングホールネットワークを構築するところから導入が行われた。これらは送信側と受信側を 1 対 1 で光ファイバ接続した Point-to-Point のネットワークである。その後、ノードにおいて、波長ごとに方路を選択し、次の伝送路に光信号のまま転送することが可能なリング形態の ROADM (reconfigurable optical add/drop multiplexer) システムが導入された[1.20]。これらは都市内やビル間といったメトロネットワークを構築するのに用いられている。最近

では、複雑な帯域需要に対して、より柔軟にネットワークを組み替えることを目的に、波長や方路に制限を設けることなく光送受信機に接続可能なシステムが開発され[1.21]、メトロエリアに加え、データセンタ間の光ネットワーク構築にも用いられている。さらに身近なところでは、FTTH (fiber-to-the-home) として、各家庭やオフィスの軒先まで光ファイバが敷設されており、アクセスエリアまで光通信の適用先が広がっている (図 1-2)。




図 1-1 波長分割多重 (WDM) 方式の模式図




図 1-2 ロングホール・メトロ・アクセス・データセンタにおける光ファイバ伝送の構成図

1.2 デジタルコヒーレント伝送

大容量化に向けては、WDM を導入するとともに各チャンネルの送受信機(光トランシーバ)の高速化が求められる。光トランシーバは電気信号を光信号に変換して光ファイバに入力する送信部と、光ファイバから受け取った光信号を電気信号に変換する受信部で構成され

る。従来の構成では、送信側で受け取った電気信号はドライバを経て光強度変調器に入力されることで、入力された連続発振（continuous wave、CW）レーザからの光を ON/OFF の 2 値で強度変調して光信号に変換する（図 1-3 上）。強度変調された光信号は光ファイバを介して伝送され、受信部に入力される。フォトダイオード（photo-diode、PD）は受け取った光エネルギーを電流に変換する素子であり、受信した光信号を光電流に変換する。その後段でトランスインピーダンスアンプ（trans-impedance amplifier、TIA）が電流を電圧に変換しながら増幅することで電気信号として出力する。このように強度変調を利用した従来の光伝送は、エネルギー、つまり強度という光の特性の一面を利用して信号を伝送する。光変調器や PD 等のトランシーバを構成する部品的高速化により、40 Gb/s といった伝送速度を有するトランシーバが開発され、例えば 40 波長を利用する WDM システムでは 1.6 Tb/s（40 G b/s×40 波長）の伝送容量を実現できる。

更なる大容量化を見据え、近年開発されたのが、偏波多重・位相変調方式（dual polarization quadrature phase shift keying、DP-QPSK）や直交振幅変調方式（quadrature amplitude modulation、QAM）と、デジタル信号処理を組み合わせた光デジタルコヒーレント伝送技術[1.22-1.23]である。従来の伝送が、光の強度を利用して変調していたのに対し、デジタルコヒーレント伝送では、偏波や位相といった光の他の特徴を利用することで、位相変調と多値変調によるビットレートの向上と、偏波多重を組み合わせることで伝送効率のさらなる向上が可能になり、トランシーバあたり 100 Gb/s のシステムが実際に実用化されている。さらにフィルタリングやイコライジング等、デジタル信号処理により、WDM の波長間隔を短くして収容する波長数を上げることが可能になり、100 Gb/s の伝送速度でも 100 波長の WDM システムを構築できるようになる[1.24]。その結果、10 Tb/s（100 Gb/s×100 波長）もの大容量化が可能になる。デジタルコヒーレント伝送に用いる光トランシーバの構成を図 1-3 下に示す。送信側では、入力された電気信号は DSP（digital signal processor）でデジタル信号処理された後、DAC（digital-analog converter）によりアナログ信号に変換される。その信号はドライバを経て位相変調器に入力されることで、位相変調された光信号が生成され、ファイバに出力される。受信側では、光ファイバから入力された信号光が、復調用の光回路でレーザからの局発光と干渉する。その結果、その位相状態に応じて 4 つのポートから出力ポートが選択され、位相変調信号の位相情報が強度信号に変換される。その後、4 つの PD で光信号から電気信号へ変換されたのちに、TIA を経て DSP に入力され、デジタル信号処理により復調される[1.25-1.26]。このようにデジタルコヒーレント伝送では、従来の伝送と比較して、光と電気の複雑な信号処理により実現されている。それに伴って、光トランシーバは位相-強度変換を行う光信号処理回路や、高速な光信号を電気信号に変換する複数の光半導体素子など、複数の高性能な部材により構成されるようになった。それに対し、空間光学系や光ファイバを用いる接続・実装技術を用いることで、個別の部品をディスクリート実装し、デジタルコヒーレント用の光トランシーバが実現されてきた。しかし、デジタルコヒーレント伝送の浸透とともに、高性能化や小

型化、製造技術として再現性や量産性の向上に対する要求は日増しに高まっており、これら技術課題を解決するため、光トランシーバにおける集積技術は今後さらに重要となる。




図 1-3 光トランシーバ構成の模式図
(上) 従来の光伝送、(下) デジタルコヒーレント光伝送

1.3 光集積技術とその課題

光集積技術は、光源（レーザ）や受光素子（PD）、位相変調器といった光機能素子と、光導波路により構成された強度合分波器、光スイッチ、光干渉計、波長合分波器といったパッシブな光回路素子を、1つのプラットフォーム上に小型一体化した集積回路を作製する技術である。電子回路における集積回路に対して、こういった技術により複数の光素子を集積した回路は光集積回路といわれ、1969年に Miller により提唱された概念である[1.27]。光を光のまま信号処理するため、省エネルギーで高速な信号処理が可能になると期待されている。上記のデジタルコヒーレント伝送用光トランシーバを構成する複数の光学部品を集積することで、小型化、低コスト化のメリットが得られるため、光通信応用においても活発な研究開発が行われている。

1.3.1 材料によるデバイス特性の違い

ここでは、光通信用デバイスの作製に用いられる材料の特性と機能について触れる。光

通信に必要な素子（デバイス）は、大きく分別すると光源、受光器、変調器、パッシブ回路に分かれ、それぞれのデバイスは実に様々な材料を用いて実現されている。しかしながら、後述のように、材料特性的にそれぞれの機能に対して得手不得手があり、高い性能が求められる光通信においては、求める機能にあった材料を選択し、デバイスを作製することが一般的である（表 1-4）。

・石英ガラス (SiO_2) [1.28]

光ファイバと同じ材料であるため、低損失な接続や光導波路を実現できる。また、屈折率の温度依存性も Si や InP と比較して小さいため、環境による特性変動も小さく、パッシブ機能を有する光回路素子の作製に向けた材料であり、スプリッタや AWG などが実用化されている。一方でコア-クラッド間の屈折率が小さいため、導波路の曲げ半径が比較的大きく、回路サイズが大きくなることがある。また誘電体材料のため、光半導体機能は持たない。

・シリコン (Si) [1.29]

通信波長帯で透過率が高く、屈折率も高いため光の閉じ込めが強い導波路で数 10 μm の曲げ半径を実現でき、小さいサイズの回路を実現できる。また、ドーパントの導入や Ge のヘテロエピタキシャル成長により、変調器や受光器まで実現できる。一方、光源の機能も期待されるものの、通信波長帯で間接遷移の材料のため、後述の InP のような直接遷移型レーザの作製は困難である。温度依存性が SiO_2 と比較して大きく、また屈折率差によりファイバとの直接接続の損失も大きいため、精密な屈折率制御を要する光回路や低損失な光回路には不向きである。Si を用いた光集積回路の研究開発分野は Si フォトニクスとも呼ばれ、CMOS の製造ファウンドリーを利用して効率的に作製できるため、光デバイスの低コスト化に向けた材料系として期待されている。

・III-V族化合物半導体 (InP (燐化インジウム)、GaAs (砒化ガリウム)) [1.30]

Ga や As を含めた結晶成長により光通信に適した 1.3 μm ~1.6 μm 帯でバンドギャップを制御することができ、光源となるレーザや増幅器、あるいは受光器、変調器など、光機能素子に向けた材料である。また、Si 等と比較して電子移動度も高いため素子の高速化が可能である。一方、屈折率の高さと温度依存性は Si に近いいため、Si と同様に、小型の回路には向くが、高精度、あるいは低損失が必要な光回路には不向きである。

・LN (LiNbO_3 、ニオブ酸リチウム) [1.31]

LN は非線形光学結晶であり、電圧の印加で屈折率に変化するポッケルス効果を有する材料である。屈折率変動を利用することで強度変調器や位相変調器を構成することが可能である。ポッケルス効果が高いため、低い電圧印加で高速に位相を変化させることができ、

高速な変調器に向けた材料である。屈折率が低く、加工が難しいため、複雑な光回路には向かず、また強誘電体のため光半導体機能は持たない。

表 1-4 光デバイス材料と機能

	光機能素子			光回路
	光源	受信器	変調器	パッシブ回路
InP	◎	◎	○	△
GaAs	◎	◎	○	△
LN	—	—	◎	—
SiO ₂	—	—	—	◎
Si	—	○	○	○

1.3.2 ハイブリッド集積技術とモノリシック集積技術

ここで集積型光デバイスを実現するために従来から用いられている2つの集積技術に触れる。

・ハイブリッド集積技術[1.32-1.34]





ハイブリッド集積は、それぞれ個別に作製した素子を用いて実装・集積する手法である。必要な機能に最適な材料で作製された素子、例えば、光ファイバとの接続性や偏波・位相制御性に優れた石英系 PLC、通信波長帯にバンドギャップを持ち、高速に動作する InP 系のフォトダイオード (InP-PD) を用いることで優れた光デバイスを実現することができる。しかしながら、光を効率的に接続する実装技術の難しさ (数 μm ~ サブ μm の実装精度) や、一体製造できないことで製造効率が上げられないことが課題として挙げられる。

・モノリシック集積技術[1.35-1.38]

一方のモノリシック集積は単一材料系からなる基板上で各機能素子を作製し、集積する手法である。Si や InP 系が主な材料として検討されており、ウェハプロセスによる集積が可能であるため、小型化や製造スループットの向上に向けた集積形態である。しかし、集積する素子の種類によっては層構造や作製工程が複雑になり技術的な製造難易度が上がるため、プロセスの再現性低下や実現する機能に制約が生じるといったデメリットもある。

上記のように、材料選択に加え、集積技術においても、機能・性能や、サイズ、スループットといった観点で得手不得手がある。これまでの集積技術ではこれらを両立することが難しく、そのため、新たな集積技術によるブレークスルーが強く望まれている。

表 1-5 各集積技術におけるデバイス集積手法の模式図

ハイブリッド集積	モノリシック集積
複数の個別素子で機能を集積	単一材料(単一ウェハ)で機能を集積
<p>個別に作製した素子</p>  <p>LD/PD/SiPh/石英系PLCなど</p> <p>↓</p> <p>組み合わせ、実装</p> 	<p>材料ウェハ</p>  <p>Si/InP/SiO₂など</p> <p>↓</p> <p>ウェハ上で各素子を作製</p> 

1.3.3 ヘテロジニアス集積技術

ヘテロジニアス集積技術は、従来の集積技術の抱える上記の課題を解決する技術として近年注目されている[1.39-1.41]。その特徴は図 1-6 のように作製プロセスの工程から明らかであり、微細加工によるデバイス形成前の異種材料からなるチップやウェハを、プラットフォーム基板（ウェハ）上にボンディングすることで、異種材料を用いたデバイスの作製プロセスを、さらに異なる材料のウェハの上で行うことが可能となる。ハイブリッド集積では先に作製したデバイスのチップを、一つ一つプラットフォーム基板上に高精度に実装する必要があったのに対し、ヘテロジニアス集積では、材料をそのまま別材料のウェハに搭載することで、ウェハプロセスが可能となり、高スループットでのデバイス作製が実現できる。したがって、デバイスの作製位置もウェハプロセスのフォトリソグラフィ精度で決められるため、高い精度の位置合わせが要求される光結合が、ステップパによるナノオーダーの位置合わせ精度で、かつ一括に行うことができる。後からデバイスを作製するため、材料のボンディング時には、ボンディングの位置精度は要求されないメリットもある。さらに、ヘテロジニアス集積では、集積する各機能に適した材料をプラットフォーム基板に導入することができる。そのため、プラットフォーム基板の材料系では実現が困難な機能を付与でき、プラットフォーム基板をそのまま用いて各機能素子を作製するモノリシック集積よりも、高性能な機能素子を集積することが可能となる。

ヘテロジニアス集積技術を用いた光集積デバイスの例として、これまでに Si フォトニク

スにおいて、材料的に実現が困難であった光源機能となるレーザを集積する研究開発が行われている。例えば、レーザ用の活性層となるエピタキシャル層を形成した InP 基板を、SOI 基板を用いて作製した Si の光回路プラットフォームウェハ上にボンディングし、Si 導波路を伝搬する光のエバネッセント波が活性層を通過するように設計・作製することで、利得媒質を Si 導波路に付与することができ、プラットフォーム基板上に共振構造を作製することでレーザを実現することが可能となる[1.40]。この例では Si 光導波路そのまま利用したレーザを得ることができるため、Si のプラットフォームウェハ上の他の光回路との結合も容易であり、Si フォトニクスの特徴である回路の小型性を活かしたまま、レーザのチップを後から一つ一つ搭載することなく、InP 系レーザの集積がなされている。また、もう一方の例では Si の光回路を形成したプラットフォーム基板上に、レーザ用のエピタキシャル層を持つ InP 基板と、PD 用のエピタキシャル層を持つ InP 基板をボンディングし、複数のレーザと PD を一度に集積している。ヘテロジニアス集積では複数の種類の基板をボンディングし、デバイスを作製することができるため、選択する波長や機能、高速性など、目的の用途に合わせたエピタキシャル層を有する基板を用いることで、様々な種類の高性能な機能素子を集積することが可能になる[1.41]。上記の取り組みは、LSI 内部や LSI 間の電気配線を光配線に置き換える、光インターコネクションをアプリケーションとして検討がなされている。増加する情報処理量に対して LSI の高性能化がますます求められる一方で、電気配線部での信号劣化やエネルギーの損失が高性能化のボトルネックとなっている。光による信号伝送は高速化と低消費電力化の両立が可能であり、Si フォトニクスにより LSI 内部に光集積回路性能を実現できれば、LSI の性能を大幅に向上できると考えられている。

このように、ヘテロジニアス集積技術は、プラットフォーム基板へ、材料的に実現が困難な機能を付加できるだけでなく、ボンディングする異種材料次第で様々なデバイスを、高スループットなウェハプロセスで実現できる技術であり、異種材料融合集積技術といえる。そのため、モノリシック集積とハイブリッド集積のメリットを両立する新たな集積技術として、近年注目されている。




図 1-6 ヘテロジニアス集積によるデバイス集積の模式図

1.4 本研究の目的と位置付け

光伝送システムの大容量化に伴い、それを構成する複雑な光トランシーバを簡便に実現するため、集積型光デバイスが求められている。しかしながら、従来の集積技術であるモノリシック集積やハイブリッド集積では、材料依存の特性制限や、各素子の作製形態、実装やアライメントの有無といった観点で、その得手不得手があり、高機能化と、小型化、高スループット化の両立という課題の解決は困難である。そこで、異種材料融合集積技術であるヘテロジニアス技術を用いることで、それぞれ実現すべき機能に適した材料を用いて一体的に製造することで、上記の課題を解決する小型高機能な集積型光デバイスを実現できると考えている。本研究では、挿入損失等の光学特性に優れた石英系 PLC を光回路プラットフォームとして採用し、ヘテロジニアス集積技術によって高速性に優れた光半導体素子を融合集積することで、ヘテロジニアス集積型石英系 PLC を初めて実現し、主に光信号の受信デバイスとして小型高機能な光デバイス技術の提案を行う[1.42-1.44]。

本研究で光導波路プラットフォームに用いる石英系 PLC は以下の特長をもつ。光ファイバと同じ石英系材料で構成されており、0.3 dB/m といった非常に低い伝搬損失で光信号の信号処理を行うことができる[1.45]。また、光学材料的観点で見ると、屈折率の温度依存性を示す TO (Thermo-optic : 熱光学) 効果が、Si や InP と比較して一桁小さい[1.46]。したがって、環境温度の変動に対して、光回路の光学特性の変化が小さく、安定した特性を得られることが挙げられる[1.47]。また円形のモードフィールドを保ったまま光を伝搬する導波路の作製が容易であるため、偏波による伝搬特性の違いも小さく、様々な偏波制御素子も実現できる[1.48]。このように石英系 PLC は光回路のパッシブな基本特性に優れた光導波路プラットフォームといえる (図 1-7)。また、石英系 PLC をプラットフォームとした集積型光デバイスは、従来はハイブリッド集積によりなされてきた。しかしながら、石英系 PLC と機能素子間の光結合にレンズやミラーといった光学素子が必要な場合や、マイクロオーダーの精密な実装を行うためのサブキャリアやマウントが必要になるなど、機能素子を一つ一つ高精度に実装するだけでなく、追加の部材が求められる。その結果、作製工程のスループットが低下するだけでなく、光結合や実装のための領域が大きくなるなど、さらなる小型化が困難な状況であった (図 1-8)。本研究は、そういった従来の集積技術が抱える課題を解決すべく、ヘテロジニアス集積技術の概念を石英系 PLC に導入することで、高機能で小型の集積型光デバイスを高スループットな作製プロセスで実現する。この技術により、光回路や光機能素子に最適な材料を用いるハイブリッド集積の特長を備えつつも、集積する素子サイズと光結合距離を最小化することができるため、高い光結合効率でコンパクトな構造で実現可能である。また、モノリシック集積の作製工程と同様に、同一基板上で各機能素子を一括作製することができ、同時に光回路機能を石英系 PLC が担うことで、InP のような光半導体の光集積回路に求められる複雑な再成長プロセスを必要としない

め、光機能素子を安定かつ高スループットで作製できる。つまり、ウェハプロセスによる小型・高スループット化と、集積機能に適した材料選択による高機能化の両立が可能になる（図 1-9、表 1-10）。

本研究では、ヘテロジニアス集積技術を石英系 PLC に適用する際にポイントとなる光素子間の光結合構造と、石英系 PLC 上の InP 系光機能素子の集積を、その作製プロセスともに議論し、コヒーレント伝送用の集積型レシーバを実例としてヘテロジニアス集積型石英系 PLC のフィージビリティを示す[1.49-1.51]。これにより光通信に適用可能な、小型高機能な集積型石英系 PLC を実現し、今後の情報化社会発展への貢献を図る。




図 1-7 石英系 PLC による様々な光回路デバイス




図 1-8 光結合距離からみた石英系 PLC における従来の光機能素子集積の位置付け




図 1-9 石英系 PLC におけるヘテロジニアス集積の特長

表 1-10 本研究の位置付け

	ハイブリッド集積	モノリシック集積	ヘテロジニアス集積
機能・性能	○ 最適な材料・素子を選択	△ 材料で制約有り	○ 必要箇所へ最適な材料を配置
サイズ	△ 個別素子を集積	○ 一体集積	○ ウェハ上一体集積
スループット	△ 実装工数	○ ウェハプロセス	○ ウェハプロセス

1.5 論文の構成

本論文は、検討した光導波路プラットフォームにおけるヘテロジニアス集積型光デバイスの構成要素およびその実現形態に従って、図 1-11 に示すような関係を持って、以下の各

章により構成されている。各章において検討した要素の概略も合わせて図示する。

2章では、ヘテロジニアス集積における光回路 - 光素子間の光結合構造 について論じる。具体的には集積する受光素子に対して光導波路から効率的に光結合を行うため、その光結合に適した光結合構造として光路変換ミラーを取り入れた光学系について検討した。ここでは、光導波路プラットフォームである石英系 PLC にミラーを形成した際の光学系を設計し、効率的な光結合の実現を図った。また、PLC 上にミラーを形成する手法について検討した。原理的な損失がゼロになるような光学系設計を目標として、その設計および作製方法について論じる。ミラー集積 PLC を作製、評価によりミラー特性の検証を行い、特性評価結果についてまとめる。

3章では、光半導体材料により実現される機能を、材料的にその機能を持たない光導波路プラットフォームへの付与を図るため、石英系 PLC 上に InP 系材料の PD を形成するヘテロジニアス集積技術について論じる。接合により異なる材料の融合を図る際、材料の特性を損なうことなく接合するため、材料の機械的性質の見地からその接合手法の検討を行った。また、石英系 PLC 上で高速な PD を実現するため PD 層構造を検討した。さらには、これらの検討結果をもとに行った、石英系 PLC 上での InP 系 PD の作製方法と、その評価結果についてまとめる。

4章では、ヘテロジニアス集積型 PLC による受信用デバイス技術について論じる。具体的には石英系 PLC 上に InP 系 PD をヘテロジニアス集積し、さらにミラーを形成することで、受信デバイスの基本構造である光導波路と受光素子の同時集積とそれらの光結合を検討した。これらの検討結果をもとに基本的な受信デバイスの特性を検証し、その評価結果についてまとめる。

5章では、受信デバイスの高機能化と小型化を図る目的で、複数の導波路機能を集積した石英系 PLC 上に、ヘテロジニアス集積技術により複数の InP 系 PD を同時集積した受信デバイスの研究について論じる。ここではデジタルコヒーレント用の小型受信フロントエンドの実現を目標に、PBS (polarization beam splitter : 偏波ビームスプリッタ) や偏波ローテータおよびVOAといったフロントエンドの光機能に求められる要素をすべて実装した石英系 PLC をプラットフォームに、PD をヘテロジニアス集積する検討を行った。このようなデバイスの光学特性と 100 Gb/s の伝送特性について評価し、検証結果をまとめる。さらに、通信容量のさらなる拡大を図るため、導波路の曲げ半径を小さくすることで、化合物半導体のモノリシック集積と遜色ないサイズで、高密度に機能集積した受信デバイスを作製、評価した。その 400 Gb/s における伝送特性の評価、検証結果についてもまとめる。

6章では、結論としてこれまでの各章で得られた結果を要約し、本研究の到達点をまとめる。また本研究の今後の展望についても述べる。

1章 序論	<ul style="list-style-type: none"> • 研究の背景、目的 • ヘテロジニアス集積技術のコンセプト <p style="text-align: center;"><u>ヘテロジニアス集積に用いる要素技術の確立</u></p>
2章 光回路 - 光素子間の光結合構造	<ul style="list-style-type: none"> • ミラーによるPLC-PD間の光結合構造の設計 • 斜めエッチングによるマイクロミラー形成法の確立 • 低損失マイクロミラーの実現
3章 石英系PLCへのInP-PDの集積プロセス	<ul style="list-style-type: none"> • PLCウェハへのInPエピタキシャル層転写法の確立 • ヘテロジニアス集積によるPLC上での高速PDの実現 <p style="text-align: center;"><u>受信用ヘテロジニアス集積型PLCの基本構造の実現</u></p>
4章 受信用ヘテロジニアス集積型PLC	<ul style="list-style-type: none"> • マイクロミラー・PDの同時集積における受光部構造の確立 • 高速・低損失な受信用集積型PLCの実現 <p style="text-align: center;"><u>ヘテロジニアス集積型PLCによる光デバイスの小型・高機能化の実現</u></p>
5章 ヘテロジニアス集積型PLCを用いた小型高機能な受信デバイス	<ul style="list-style-type: none"> • 小型コヒーレント受信用集積型PLCの実現 • デュアルキャリア-コヒーレント受信用集積型PLCの実現
6章 結論	<ul style="list-style-type: none"> • 研究の総括 • 今後の展望

図 1-11 本論文の構成と各章の関係

2章 ヘテロジニアス集積における光回路 - 光素子間の光結合構造

2.1 まえがき

光集積回路の性能向上や小型化において、集積する光回路や光機能素子のそれぞれの特性とともに、それらを光学的に接続する方法も併せて考える必要がある。例えば光源となるレーザと波長合波用の光回路を集積する場合、たとえレーザの出力パワーが大きく、光回路が低損失であったとしても、光結合部での損失が大きくなってしまえば、集積する光回路や光機能素子の良好な特性を打ち消してしまうことになる。したがって、光回路や光機能素子を接続する光結合構造は、光集積回路全体の損失や偏波・波長特性を最適化するための重要な要素の一つである。

本章では、ヘテロジニアス集積技術を用いた石英系 PLC を光回路プラットフォームとする集積型受信デバイスにおいて、InP 系の高速な PD との集積に適した光結合構造の検討を行う。はじめにヘテロジニアス集積に用いられる光結合構造として、エバネッセント結合、グレーティング結合、およびミラー結合について、その構造と特徴に触れる。続いて、本研究の受光部として採用したマイクロミラーによる InP の面型 PD への光結合構造について、その狙いと特長について述べる。次にマイクロミラーを用いて石英系 PLC の導波路と PLC 上の面型 PD を結合する本研究の光結合構造の妥当性を検証する。まずビーム光学的観点から、導波路から出射されるビームの PD への光結合効率を求める。また、光結合の際に、光は異なる媒質を通過しながら PD へ結合するため、光線光学における境界面の透過率の観点から、波長や偏波の依存性を求める。これら実際に想定される光結合構造からこれらの計算を行うことで光結合特性を見積もり、目標の特性に対する検証を行う。実際にデバイスを作製する際には PLC へのマイクロミラー形成が課題となる。そこで、ミラーとなる傾斜構造を形成するための斜めエッチングプロセスについて検討する。目的の光結合構造に合ったサイズの観点のみに限らず、反射特性に影響のあるミラー面の平坦性や形状の観点からも検討する。次に導波路からの反射特性を評価するため、実際にマイクロミラーを形成した石英系 PLC を作製し、ミラーの損失や作製ばらつきを評価する。

2.2 ヘテロジニアス集積における光結合構造

ヘテロジニアス集積では代表的な光結合構造として下記に示す 3 つの形態が挙げられる。導波路伝搬、回折、反射等、それぞれ光結合の際に用いる仕組みは異なる。光機能素子の光入出力構造はそれぞれ異なるため、光結合構造と光入出力構造がそれぞれ機能するように組み合わせを選択することになる。ここでは、各光結合構造の特徴と、その構造を用いる光結合に適した機能素子とその課題について述べる。

・エバネッセント結合

エバネッセント結合は、光導波路のコアを伝搬する光がコア・クラッド界面で全反射する際にクラッド側へわずかに分布する光（エバネッセント光）を利用し、光回路と光素子が光モードフィールドでオーバーラップするような構造を形成して光結合する手法である[2.1]。光回路の上に導波路型の光素子を設け、垂直方向の光カプラを形成することで光結合する手法も広義にはこちらに含まれる[2.2]。光は伝搬しながら断熱的に結合するため、利得媒質の導波路を有する光機能素子を集積するのに向いており、Si フォトニクスなどの光回路上に光半導体のレーザを集積するために用いられることが多い。この形態では光結合部分の接着層厚や導波路厚により光結合効率が変化することから、接着層の精密な制御や導波路の均一な加工が重要である。

・グレーティング結合

グレーティング結合は、導波路もしくは導波路上に周期構造であるグレーティングを設けることで、導波路を伝搬する光が導波路面の垂直方向に回折することを利用した手法である[2.3-2.4]。Si フォトニクスでは光ファイバとの光入出力用に用いられるグレーティングカプラに応用されている。グレーティングは光導波路層と同時に形成できるため、作製が容易であるのがこの手法の特長である。グレーティング結合は特定の光波長で結合する周期構造を用いるため、本質的に波長依存性がある構造であり、単一波長レーザや光フィルタなど適用する機能に応じた構成とする必要がある。

・ミラー結合

ミラー結合は光導波路中の伝搬方向に対して光路を任意の方向へ反射するミラー構造を設けることで、光導波路伝搬方向と異なる方向面に光路変換して結合する手法である[2.5]。ブリュースター角による全反射や、金属面による反射を利用することで波長依存性が小さく、低損失な光結合を実現することが可能である。導波路面の垂直方向への反射が可能であるため、面型の光機能素子との光結合に向いている。一方でミラーのような傾斜構造を設けるプロセスは通常の異方性エッチングとは異なり特殊な加工方法や条件を用いるため、その再現性やスループットを最適化する必要がある。




図 2-1 ヘテロジニアス集積に用いられる光結合構造の模式図

2.3 ミラーを用いた PD 光結合の基本構造

前節のように、ヘテロジニアス集積では上記構造を応用した様々な光結合形態が選択肢に挙げられる。一方、本研究で目指す集積型光デバイスは、小型で高性能なデジタルコヒーレント伝送用光受信デバイスである。ヘテロジニアス集積技術を用いることで、石英系 PLC 上へ高速応答性に優れた pin-PD を直接作製できるため、その層構造を考慮して光結合構造を検討することが必要である。ここでは、導波路型と面型の 2 つに分けられる pin-PD の構造[2.6]とその特徴から、PLC 表面に集積する PD の形状と光結合構造の選択を行う(図 2-2)。

・導波路型 PD

導波路型 PD では、導波路の層構造に吸収層 (i 層) を含み、伝搬方向に光が吸収されるため、導波路長を長くすることで高い光電変換効率、つまり受光感度を得やすい。また吸収層となる導波路の幅や高さにも依存するが、導波路長が短くできるので、吸収層の面積を小さくすることで PD の静電容量を小さくすることができる。これによって CR 時定数を小さくすることが容易であり、高速化が可能である[2.7-2.8]。一方で、光を伝搬させる都合上、導波路の伝搬特性の影響、例えば偏波依存性、を受けることがある。導波路型 PD に結合するための光結合構造としては、エバネッセント結合とグレーティング結合がある。エ

バネッセント結合の場合、石英系 PLC の導波路から導波路が PD に結合するため、PLC のクラッドを薄くする必要がある。このとき、上下非対称の屈折率分布とるため、PLC を伝搬する光のモードフィールドが変化し、特に偏波の制御性が劣化する恐れがある。また、結合させるための高い研磨精度および、接着層の膜厚制御が必要となる。グレーティング結合の場合、波長依存性が大きくなってしまっただけでなく、石英系 PLC の導波路では材料的に屈折率のコントラストが小さいため、上面方向に伝搬光を十分回折させるグレーティングの形成が困難である。

・面型 PD

面型 PD には、さらにメサ型と拡散型に分けられるが、ここではメサ型について考える [2.9-2.10]。面型 PD では光は膜厚方向に入射されるため、吸収層の面にかかった光が吸収される。したがって、吸収層に入射した光は、材料の吸光係数に応じて吸収されるため、形状による偏波・波長依存性が小さいという特徴がある。また吸収層の膜厚にも依存するが、吸収層の面積を小さくすることでコンデンサとしての容量を小さくし、高速化が可能な点は導波路型と同様である。一方で、PD の走行帯域を高速化するために膜厚を薄くすると容量が大きくなるため、CR 帯域が低下する。そのため、両者のバランスの取れる膜厚を選択できるが、その膜厚が薄い場合は光を十分に吸収できず、受光感度が低下する場合がある。吸収層の上面方向に反射層を設け、吸収層を往復するパスを作ることで、受光感度を高めるなどの工夫が必要になる。面型 PD に光結合するための構造としては、ミラー結合とグレーティング結合が挙げられる。しかしながら、グレーティング結合は上記のように石英系 PLC には向かないため、実質的にはミラー結合のみである。ミラー結合の場合、PLC 上の面型 PD に対し、導波路を伝搬する光をミラーで光路変換することで結合がなされる。全反射や金属反射を利用することで波長依存性の小さい光路変換ができるため、面型 PD との組み合わせでは波長依存性の小さい受光特性が期待できる。面型 PD の受光径は、例えば 100G のコヒーレントレシーバに用いられる面型 PD は約 20 μm であり、この受光部に光を効率的に導く必要がある。




図 2-2 pin-PD の構造模式図
(上) 導波路型 PD (下) 面型 PD

従来の石英系 PLC をプラットフォームとした集積型デバイスでは、ハイブリッド集積を採用し、導波路型と比較して受光面積が広く、実装トレランスが広い面型 PD を集積したコヒーレントレーバが提案されている。ハイブリッド集積では、実装精度や手順、実装用のサブキャリアのサイズや作製精度など、公差や実装部材自身の大きさにより、導波路の出射部と PD の受光部との光路長が数百 μm 程度まで長距離化する場合がある。光路長が長くなると導波路から出射されたビームが広がってしまい、その結果、受光部に光を収めることができず、損失になってしまう。長い光路長によるビームの広がりを補償するため、受光径の小さい高速な面型 PD へ結合する際には、途中でレンズを設けることで、PD の小さい受光部に集光する必要がある。光学調芯の実装がさらに煩雑になり、また、レンズ等の光学素子のスペースが必要になるため、小型化や高スループット化に課題があった。

一方で、本研究で用いるヘテロジニアス集積では、PLC 上に直接 PD を作製できるため、従来のハイブリッド集積で必要になるレンズやサブキャリアといった部材を省略することが可能であり、またウェハプロセスでフォトリソグラフィの高精度なアライメントにより、

サブミクロン程度の実装精度まで得られる。その結果、光路長を大幅に小さくでき、レンズレスで面型 PD に結合する光学系が設計可能と考えられるため、本研究では PLC 上に直接作製した PD に対し、マイクロミラーで光結合する光学系を採用し、本章でその検証を行う。

このようにヘテロジニアス集積では上記構造を応用した様々な光結合形態が選択肢に挙げられる。本研究で検討する集積型光デバイスはデジタルコヒーレント伝送用光受信器である。この光デバイスに要求される受光感度すなわち光損失や波長広帯域性、偏波無依存性を考慮し、面型 PD とミラー結合の組み合わせが最適であると考え、その光結合構造の最適化と高性能化の検討を行った。図 2-3 にヘテロジニアス集積型光受信器の受光部断面の模式図を示す。本構造では、InP-PD は受光面が小さく高速光受信が可能なメサ型 PD (受光径 $<20\ \mu\text{m}$) を用いた[2.11]。ハイブリッド集積の形態では光結合距離が長い ($>$ 数百 μm) [2.12]、反射したビームが広がってしまい、レンズにより PD 受光部に集光する必要があった[2.13]。レンズを用いると小型性が犠牲となり、受光径を広げると高速性が犠牲となるため、それらの両立が難しい。それに対し、ヘテロジニアス集積技術では、PD を PLC 表面に直接作製するため、光導波路と PD 間の距離を大幅に短くする ($\sim 20\ \mu\text{m}$) ことができ、レンズを用いることなく高効率な光結合の実現が可能と考えられる。




図 2-3 ミラー結合を用いた集積型 PLC による光受信器の受光部断面の模式図
(上) ヘテロジニアス集積 (本研究) (下) ハイブリッド集積

2.4 光学系設計

マイクロミラーを用いる本研究の構造は、ビームを光路変換し PLC 上の PD へ光結合する光学系を数 10 μm の範囲に集積したものであり、レンズレスで PD へ光結合するビーム光学設計を行う必要がある。また、 SiO_2 や InP 、また接着層など屈折率の異なる材料間を透過するため、界面における偏波や波長の依存性を考えた光学設計も必要である。ここでは、マイクロミラーを用いた光結合構造において、コヒーレント受信デバイスに適した、低損失かつ低偏波・波長依存性の光学特性を得るため、上記 2 つの観点で光学設計を行った。

詳細は 2.4.1 項および 2.4.2 項に記述するが、光結合構造の設計指針となる以下の結果が得られた。一例としてコアサイズが $4.5 \mu\text{m} \times 4.5 \mu\text{m}$ 、 $1.5\% \cdot \Delta$ の石英系 PLC を使用した場合、PD 受光部でのビーム直径 ($1/e^2$) は $11 \mu\text{m}$ 程度となり、レンズを介さない直接光結合で、96% 以上の高い光結合効率が可能な見積もりが得られた。また界面の透過特性においてもミラー角度 $30 \sim 60$ 度の範囲で偏波・波長依存性が小さく、低損失 ($\sim 0.7\text{dB}$) の特性が得られることが見積もられた。損失に影響するパラメータとして、クラッド厚やミラー角度、および導波路出射部のビーム径が挙げられるが、モードフィールド半径 $1.5 \mu\text{m} \sim 3.0 \mu\text{m}$ において、クラッド厚やミラー角度を適切に設定することで、 1.0dB 以下の低損失な光結合構造を実現することが可能である。

2.4.1 ミラー光路変換における光結合効率

ここでは導波路から出射されたビームの PD への結合効率を計算し、レンズ無しで低損失な光結合の可能性を検証する [2.14]。導波路を伝搬する光はミラーで光路変換され、クラッド中に出射される。出射ビームは回折によりクラッド中でビーム径を拡大しながら、PD に到達し入射される (図 2-4)。




図 2-4 光結合部におけるビーム光線軸の断面模式図

導波路出射部のモードフィールド半径を w_0 とし、導波路から PD 表面までの距離を z とすると、PD に入射されるビーム径は以下の式で求められる。このとき、ビーム形状はガウシアン分布を想定し、そのビーム径は最大強度の $1/e^2$ で定義される。

$$w(w_0, z) = w_0 \cdot \sqrt{1 + \left(\frac{\lambda \cdot n \cdot z}{\pi \cdot w_0^2}\right)^2} \quad (2-1)$$

PLC 面内において、導波路出力方向を x 軸、導波路直交方向を y 軸とすると、距離 z におけるビームの規格化電界分布 E 、および強度分布 P は以下の式で表される。

$$E(w_0, x, y, z) = \frac{\sqrt{2}}{\sqrt{\pi} \cdot w(w_0, z)} \cdot \exp\left(-\frac{(x^2 + y^2)}{w(w_0, z)^2}\right) \quad (2-2)$$

$$P(w_0, x, y, z) = \left(E(w_0, x, y, z)\right)^2 \quad (2-3)$$

ここで PD の受光半径を r 、導波路から出射されるビーム強度を P_0 とすると、PD に入射する光の結合効率 η 、および光強度 $P_{PDinput}$ は以下の式から求められる

$$\eta(w_0, z, r) = \int_{-r}^r \int_{-r}^r P(w_0, x, y, z) dx dy \quad (2-4)$$

$$P_{PDinput}(w_0, x, y, z, r) = P_0 \cdot \eta(w_0, x, y, z, r) \quad (2-5)$$

このとき、 E および P は規格化されているので以下の関係が成り立つ。

$$\int_{-\infty}^{\infty} \int_{-\infty}^{\infty} P(w_0, x, y, z) dx dy = 1 \quad (2-6)$$

ここで、実際の光結合部の構造を考えるとミラーによりある角度で PD 方向に光路変換されたビームは、クラッドを介して PD に結合する。そのため、光線光学的には、ミラーの角度やクラッド厚を考慮して、光結合効率を考える必要がある。

コア中心からコア上面までの高さを h_{core} 、コア上部から PD 表面までのクラッドの厚みを $h_{cladding}$ 、および PLC 面内方向を基準としたミラー角度を θ_{mirror} とすると、導波路出射部から PD 表面までの距離 z は、以下の式で表される。

$$z(h_{core}, h_{cladding}, \theta_{mirror}) = \frac{h_{cladding} + h_{core}}{\cos\left((2\theta_{mirror} - 90) \cdot \frac{\pi}{180}\right)} \quad (2-7)$$

さらに、ミラー角度 θ_{mirror} が 45 度以外の場合は垂直光路変換にならないため、PD 表面に到達する距離が、ビームのミラーに近い側と遠い側で異なり、ビーム中心とビーム径との距離 z の差は以下の式で求められる。

$$dz = w\left(w_0, z(h_{core}, h_{cladding}, \theta_{mirror})\right) \cdot \tan\left((2\theta_{mirror} - 90) \cdot \frac{\pi}{180}\right) \quad (2-8)$$

dz の差によるビーム径の差 dw を距離 z におけるミラー近傍側および遠方側の PD 受光径の差にそれぞれ換算することで、ミラー角度が 45 度以外の際の結合効率が求められる。

また複数の層を透過して PD へ結合する場合には、入射側境界面のビーム径と各層の屈折率から、次の層への光学距離とビーム径、および屈折角を求めることで同様に計算可能である。

表 2-5 のパラメータを用いて、結合効率の角度依存性およびクラッド厚依存性を求め、レンズレスで損失 1dB 以下の光学設計が可能かどうかを検証する。

図 2-6 に、波長 1.55 μm 、角度 45 度するとき、クラッドを変化させた際の結合損失の見積もりを示す。グラフから、クラッド厚が小さく、つまり結合距離が短いほど結合損失が小さくなることがわかる。これは結合距離が短いほどビームの拡がり小さいからである。また、導波路出射部のビーム径で比較すると、1.0 μm ではクラッド厚が小さい領域では損失が小さいものの、クラッド厚が大きくなるにつれて損失が他より増加していく。一方で 3.0 μm ではクラッド厚が大きくなるにもかかわらず、損失が増加しにくい傾向がある。導波路の光の閉じ込めが強く、ビーム径が小さいほど、出射部からの光の回折が大きくなる

ため、ビームが拡がり易くなっているためである。1.5%- Δ 、コアサイズ $4.5 \mu\text{m} \times 4.5 \mu\text{m}$ の導波路では、クラッド厚は $15.5 \mu\text{m}$ となる。このとき w_0 は $3.0 \mu\text{m}$ であり、ビーム結合における損失は、 0.1dB 以下、と見積もられる。

図 2-7 に、波長 $1.55 \mu\text{m}$ 、クラッド厚 $15.5 \mu\text{m}$ のとき、ミラー角度を変化させた際の結合損失の見積もりを示す。ミラー角度が 45 度、つまり PD の入射面に対して垂直に光路変換される場合がビームの光路長が最も短いため、ビームの拡がり小さく、損失が最も低い。反対に、ミラー角度が 30 度以下、あるいは 60 度以上になると、損失が増加していくことがわかる。 0.5dB を基準とすると、ミラー角度の適切な設定範囲は $30 \sim 60$ 度と見積もられる。

表 2-5 計算パラメータ

w_0	μm	1.5、 2.0、 3.0
n	-	1.44
λ	μm	1.55
h_{core}	μm	6.0
h_{cladding}	μm	10~40
θ_{mirror}	deg.	15~75




図 2-6 結合損失のクラッド厚依存性 ($\lambda = 1.55 \mu\text{m}$)




図 2-7 結合損失の角度依存性
(波長 $1.55 \mu\text{m}$ 、クラッド厚 $15.5 \mu\text{m}$)

2.4.2 PD 光入射界面に対する透過特性

PD への入射の際、 SiO_2 の屈折率と InP の屈折率は大きく異なるため、フレネル反射による損失が予想され、反射防止膜が必要になる可能性がある。また、導波路から出射されたビームはクラッド層を通過して PD へ結合するが、PD とクラッドの間に接着層を導入する可能性もあり、その界面でのビームの透過特性が変わる可能性がある。そこで上記のビームの結合率に加えて、透過特性を検討する[2.15]。

ここでは、クラッド層、接着層、PD 層の三層を仮定し、特性マトリクスにより PD 層界面での透過率と反射率を求める。PD への光結合においては、波長および偏波依存性も考慮する必要があるため、ミラーの角度が 45 度以外となる斜入射の場合を検討する (図 2-8)。




図 2-8 光結合部の各境界面における透過と反射の断面模式図

クラッド層から接着層に入射角 θ_0 で光が入射すると、偏光成分である s 波と p 波における各層の屈折率は以下のように示される。

クラッド層

$$\begin{aligned} n_{cladding, s} &= n_{cladding} \cdot \cos\theta_0 \\ n_{cladding, p} &= n_{cladding} / \cos\theta_0 \end{aligned} \quad (2-9)$$

接着層

$$\begin{aligned} n_{bonding, s} &= n_{bonding} \cdot \cos\theta_1 \\ n_{bonding, p} &= n_{bonding} / \cos\theta_1 \end{aligned} \quad (2-10)$$

InP 層

$$\begin{aligned} n_{InP, s} &= n_{InP} \cdot \cos\theta_2 \\ n_{InP, p} &= n_{InP} / \cos\theta_2 \end{aligned} \quad (2-11)$$

また、各層での位相変化 δ と特性マトリクスは以下の式で表される。

$$\delta_j = \frac{2\pi}{\lambda} \cdot n_j \cdot d_j \cdot \cos\theta_j \quad (2-12)$$

$$M_j = \begin{bmatrix} \cos\delta_j & \frac{(i\sin\delta_j)}{n} \\ n \cdot i\sin\delta_j & \cos\delta_j \end{bmatrix} = \begin{bmatrix} m(j)_{11} & im(j)_{12} \\ im(j)_{21} & m(j)_{22} \end{bmatrix} \quad (2-13)$$

各層の特性マトリクスから全体のマトリクスを下記のように表す。

$$M = M_m \cdot \dots \cdot M_j \cdot \dots \cdot M_0 = \begin{bmatrix} m_{11} & im_{12} \\ im_{21} & m_{22} \end{bmatrix} \quad (2-14)$$

規格化された電界及び磁界の振幅をそれぞれ B 、 C とすると、

$$\begin{bmatrix} B \\ C \end{bmatrix} = \begin{bmatrix} m_{11} & im_{12} \\ im_{21} & m_{22} \end{bmatrix} \begin{bmatrix} 1 \\ n_m \end{bmatrix} = \begin{bmatrix} m_{11} + in_m m_{12} \\ n_m m_{22} + im_{21} \end{bmatrix} \quad (2-15)$$

で表されるので、電界の振幅透過率 $\tau_{Amp.}$ 、および電界の振幅反射率 $\rho_{Amp.}$ は

$$\tau_{Amp.} = \frac{2n_0}{n_0 B + C} = \frac{2n_0}{n_0 m_{11} + n_m m_{22} + i(n_0 n_m m_{12} + m_{21})} \quad (2-16)$$

$$\rho_{Amp.} = \frac{n_0 - \frac{C}{B}}{n_0 + \frac{C}{B}} = \frac{n_0 m_{11} - n_m m_{22} + i(n_0 n_m m_{12} - m_{21})}{n_0 m_{11} + n_m m_{22} + i(n_0 n_m m_{12} + m_{21})} \quad (2-17)$$

となる。上記から、透過率 $T_{Int.}$ 、および反射率 $R_{Int.}$ は、

$$T_{Int.} = \frac{n_m}{n_0} |\tau_{Amp.}|^2 = \frac{4n_0 n_m}{(n_0 m_{11} + n_m m_{22})^2 + (n_0 n_m m_{12} + m_{21})^2} \quad (2-18)$$

$$R_{Int.} = |\rho_{Amp.}|^2 = \frac{(n_0 m_{11} - n_m m_{22})^2 + (n_0 n_m m_{12} - m_{21})^2}{(n_0 m_{11} + n_m m_{22})^2 + (n_0 n_m m_{12} + m_{21})^2} \quad (2-19)$$

と表される。

式 2-18、2-19 と、表 2-9 のパラメータを用いて、コアから出射された光線が PD に入射する際の透過損失の角度依存性と波長依存性を求める。

図 2-10 に、波長 $1.55 \mu\text{m}$ 、コアサイズ $4.5 \mu\text{m} \times 4.5 \mu\text{m}$ 、クラッド厚 $15.5 \mu\text{m}$ のとき、角度を変化させた際の透過損失の見積もりを示す。各偏波の損失の平均をみると、ミラー角度 45 度から変化しても損失はほぼ変わらず、約 20 度変化させたところから損失が増加するカーブとなっている。この角度範囲での損失の主要因は屈折率差の大きい InP 層と接着層の界面でのフレネル反射による損失と考えられる。屈折率のミスマッチを解消する反射防止層を設けることでフレネル損失の低減が可能である。結合損失ではミラー角度 45 度が最も損失が小さいが、透過損失では 45 度から ± 20 度でほぼ一定で低損失となる見積もりとなっている。各偏波をみると p 波（導波路伝搬光の TM モードに対応）の角度依存性は平均と同様の傾向を示し、 15 度あるいは 75 度で損失がほぼ 0dB となる。これは、この時の角度がブリュースター角に対応するためである。一方で s 波（導波路伝搬光の TE モードに対応）の角度依存性は、 45 度から離れるにつれて、損失が増加することがわかる。平均において、 45 度から ± 20 度の範囲で損失が小さく、一定の値をとるのは、角度変化に対する損失の変化の傾向が、偏波により反対になるためである。実際の受信器では偏波依存性

が小さいことが好ましいため、偏波間の損失の差を 0.5 dB 以下としつつ、1.0 dB 以下の透過損失を得るためには、30~60 度の範囲でミラー角度を設定するのが適切と見積もられる。

図 2-11 に、ミラー角度 45 度、52 度、60 度、コアサイズ 4.5 μm \times 4.5 μm 、クラッド厚 15.5 μm のとき、波長 1.45 μm ~1.65 μm における各偏波の透過損失の見積もりを示す。角度により損失に差はあるものの、波長の違いによる損失の大きな変化が見られず、この波長帯において、波長依存性が小さいことが見積もられた。

表 2-9 層構造のパラメータ

λ	μm	1.45~1.65
n_{SiO_2}	-	1.44
n_{InP}	-	3.14
n_{bonding}	-	1.55
d_{SiO_2}	μm	20
d_{InP}	μm	1.0
d_{bonding}	μm	3.0
θ_{mirror}	deg.	15~75




図 2-10 透過損失の角度依存性




図 2-11 透過損失の波長依存性

2.5 マイクロミラー形成方法

ここでは、石英系 PLC にマイクロミラーを形成する加工技術について述べる。石英系 PLC をプラットフォームとしたミラー形成は、ハイブリッド集積向けに樹脂ミラーと研磨ミラーといった検討がなされている (図 2-12)。樹脂ミラーは、PLC のコアより深い溝を形成した後、その溝に樹脂を流し込み、溝壁面と溝底面で樹脂の濡れ性を利用してミラーとなる傾斜構造を設ける手法である[2.16]。樹脂上に Au などの反射率の高い金属膜を設けることで、低損失なミラーを形成可能である。しかしながら、樹脂を流し込むための広い溝のスペースが必要であり、それぞれのミラー形成箇所に対して樹脂を滴下する必要があり、スループットの向上が難しい。また構造的に光路長が長くなるため、高速 PD の集積には向いていない。そのため、光強度のモニタ用 PD を集積するために用いられる例が多い。一方で、研磨ミラーは PLC のチップ端を斜めに研磨することで鋭角構造を形成してミラーとして利用する。その角度を全反射角にすることで、簡便に低損失なミラーを得ることが可能である[2.17]。しかしながら位置合わせ精度については、機械加工であるため数 10 μm 程度の誤差となり、PLC 上に作製した PD に対して正確な位置で反射するミラーを形成することは困難である。このようにこれまで行われてきたミラー加工手法では、ヘテロジニアス集積技術により PLC 上に直接作製した PD に対し、適切なサイズ、精度でマイクロミラーを効率的に作製することが課題となっていた。

前節で論じた光結合構造を構成するマイクロミラーを実現するためには、ミラー形状を成す小さい傾斜構造を PLC 面内へ形成する必要があり、また、PD 方向へ正確に反射させ

るために精密にミラー形成位置をアライメントする必要がある。本研究では、半導体加工プロセスである、フォトリソグラフィと異方性ドライエッチングを組み合わせた手法によりマイクロミラー形成を検討した。これにより、フォトリソグラフィの精度でミラー位置のアライメントし、ドライエッチングによる微細加工を可能にする。具体的には図 2-13 のように、エッチング装置のチャンバ内に斜めに設置し、エッチングを行うことで傾斜構造が形成できるため、その構造をミラーとして利用した。この手法では高いアライメント精度と微細加工といった利点の他に、複数のミラーを一括で作製できるためスループットも高く、また SiO_2 の加工も従来エッチング条件を利用できるといった利点もある。

図 2-14 に作製したミラーの PLC 表面の顕微鏡写真と、ミラー断面の SEM 像を示す。数 $10\ \mu\text{m}$ のスケールのサイズで小型のミラーが形成されていることがわかる。また SEM 像を見ると、ミラーの反射面は平坦かつ滑らかに加工されており、ビームの歪みや反射時の散乱を起こしにくい良好なミラー面が形成されていることが確認できる。また、ミラー角度は設置時の角度により簡便に制御することができる。図 2-15 にミラー角度の設置角度依存性を示す。設置角度を大きくするほど、つまり、エッチング方向に対して PLC をより斜めに設置するほど、深い角度でエッチングが進行し、角度の小さい鋭角のミラー構造が得られることがわかる。ミラー角度は、 $30\sim 60$ 度の設置角度範囲で線形に制御され、設置角度 60 度のとき、 45 度のミラーを実現できる。

上述のように、石英系 PLC 上に集積した PD への光結合構造であるミラー構造の作製手法として、斜めドライエッチングによる手法を確立した。傾斜構造のエッチング加工面は平滑であり、ミラー面として適した構造が形成することが可能である。また、ミラー角度も設置角度により簡便に制御でき、前節で検討した角度範囲 ($30\sim 60$ 度) のミラー角度を加工可能であることが示された。




図 2-12 石英系 PLC におけるミラーの形成方法の模式図
 (上) 樹脂ミラー (下) 研磨ミラー




図 2-13 作製する傾斜構造と斜めエッチング手法の模式図




図 2-14 作製したミラー構造の顕微鏡写真（左）と SEM 像（右）




図 2-15 ミラー角度の設置角度依存性

2.6 マイクロミラー集積 PLC の作製と評価

ここでは、導波路を形成した石英系 PLC 上にマイクロミラーを斜めエッチングにより作製し、実際に光を伝搬させた際のミラー反射特性の評価を行った。このとき反射膜としてミラー表面に Al 膜を斜めから蒸着している。石英系 PLC はコアサイズが $4.5 \mu\text{m} \times 4.5 \mu\text{m}$ 、クラッド厚 $15.5 \mu\text{m}$ 、 $1.5\% \Delta$ であり、S 字のオフセットを設けた直線導波路で、出力部に角度 53 度のマイクロミラーが設けられている（図 2-16、2-17）。光学特性の評価のため、このミラー集積 PLC の光入力導波路に対してファイバブロックを接続している。ミラーで反射されたビームの評価は、ビームの拡がり角度の強度分布を示す FFP (far field pattern: 遠視野像)、および大口徑 PD を備えるパワーメータを用いた損失測定により行った（図 2-18）。

測定したミラー反射ビームの FFP（図 2-19）から、歪みや散乱が少ない、対称性の高い

ガウス上のビームプロファイルが得られている。また、反射ビームを大口径 PD で受光する損失の評価においては、PLC 表面のフレネル反射 (0.3dB) を除いて 0.5dB と低損失であった。この結果から、作製したマイクロミラーは平坦性と反射率が高く、導波路のビームをそのまま光路変換可能であり、面型 PD への入射に適していることを明らかにした。さらに斜めエッチングで同時に作製した複数のミラーの FFP も測定し、そのビーム中心の角度を評価したところ、平均値を中心として、ビームも 0.1dB の角度トレランスである ± 2 度以内の角度ばらつきであることがわかった (図 2-20)。PLC 上に形成したミラーは PD への光結合での使用に対して、十分高精度に作製されていることを明らかにした。




図 2-16 マイクロミラー集積 PLC




図 2-17 作製したミラーの上面写真




図 2-18 FFP 測定および損失測定の模式図




図 2-19 反射ビームの FFP




図 2-20 反射ビームの中心角度のばらつき

2.7 まとめ

本章では、石英系 PLC プラットフォームにおけるヘテロジニアス集積に適した PLC-PD 間光結合の実現を目的に、マイクロミラーを用いた光結合構造の検討について述べた。

導波路から出射されたビームの PD への結合効率を計算し、レンズ無しで低損失な光結合の可能性を検証した。実際の導波路構造（1.5% Δ 、コアサイズ $4.5\ \mu\text{m} \times 4.5\ \mu\text{m}$ 、クラッド厚 $15.5\ \mu\text{m}$ ）において、ミラー角度を $30\sim 60$ 度で変化させたとしても、ビームの結合損失は $0.5\ \text{dB}$ 以下と高効率な結合を得られることがわかった。次に、PD への入射する上で InP や接着層など異なる界面の透過率を計算し、損失を求めた。実際の受信器では偏波依存性が小さいことが好ましいため、偏波間の損失の差を $0.5\ \text{dB}$ 以下としつつ、 $1.0\ \text{dB}$ 以下の透過損失を得るためには、 $30\sim 60$ 度の範囲でミラー角度を設定するのが適切と見積もられた。また、石英系 PLC へのマイクロミラー形成のため、斜めエッチングによる形成手法を検討した。斜めエッチングはフォトリソグラフィによる位置合わせとドライエッチングによる微細加工で、高い位置精度で数 $10\ \mu\text{m}$ 領域の小型ミラーの形成ができることを示した。また、斜めエッチングにより歪みや面荒れの少ない平滑なミラー面の形成を実現した。さらに、斜めエッチング時の設置角度により、形成されるミラー角度を 30 度 ~ 60 度の範囲で簡単に制御できることを示した。次にミラー集積 PLC を作製し、損失やビーム形状といった反射特性を評価した。測定したミラー反射ビームは歪みや散乱が少ない、対称性の高いガウス上のビームプロファイルであり、PLC 表面のフレネル反射 (0.3dB) を除いて 0.5dB と低損失な反射特性を有するミラーを実現した。反射角度のばらつきも ± 2 度と小さい。マイクロミラーは高精度に作製され、低損失な PLC-PD 間光結合に適用可能であることを明らかにした。

2.8 参考 石英系 PLC の作製方法

ここでは石英系 PLC、および TO 効果による位相シフタの作製方法を、図 2-21 を用いて説明する。

1. アンダークラッド層とコア層の成膜

シリコン基板上に、FHD (flame hydrolysis deposition : 火炎加水分解堆積) 法[1.28] によってシガラス微粒子を堆積する。FHD 法は、光ファイバの製造方法である気相軸付け法を基板へのガラス堆積に適用した手法で、バーナー中に SiCl_4 、 BCl_3 、 PCl_3 、 GeCl_4 といった原料ガスを導入し、火炎加水分解反応により生じる SiO_2 のガラス微粒子を、基板上に堆積する方法である。この手法は厚膜の堆積 (40 μm ~100 μm) ができ、複数基板への同時堆積も可能であるため、量産性に優れている。基板上に堆積したガラス微粒子は、電気炉中で 1200~1300 $^{\circ}\text{C}$ に加熱されることで透明なガラスとなり、このガラスをアンダークラッド層として利用する。その後、アンダークラッド上部に、同様の手法でコア層を堆積する。コア層のガラス微粒子堆積時には GeO_2 を添加することで、コアの周囲を覆うクラッドよりもコアの屈折率を高くすることができ、この屈折率差により導波路への光の閉じ込めを行っている。

2. コア加工による導波路形成

基板上に堆積されたコア層を加工して導波路パターンを形成する。フォトリソグラフィにより光回路のパターンをフォトマスクからコア上に成膜したフォトレジストに転写し、さらに RIE (reactive ion etching : 反応性イオンエッチング) でコアをエッチングすることで、光回路のパターニングを行う。

3. オーバークラッド層の成膜

次に、FHD により基板上にさらに石英ガラスを堆積することで、オーバークラッド層を形成する。オーバークラッドによりコアは埋め込まれた状態となり、埋込み型の導波路が完成する。

4. ヒータ膜の形成

マッシュェンダ型の光スイッチなど、光の位相を制御する光回路を作製する場合には位相シフタを設ける。位相シフト用のヒータ膜は、Cr 膜を蒸着法によって成膜し、フォトリソグラフィとウェットエッチングによってパターニングして形成する。位相の制御は、コアの埋め込まれたオーバークラッド上にヒータを設け、コアの温度を制御し、TO 効果による屈折率変化で光路長を制御することによって行う。

5. 配線の形成

ヒータ膜に給電するための Au 配線を形成する。基板上にフォトレジストを成膜し、フォトリグラフィで配線形状にパターニングする。その上から Au 膜を蒸着により成膜した後、レジストを除去することで、Au 膜がパターニングされて配線が形成され、位相シフタが完成する。

上記の説明では SiO₂ の成膜に FHD 法を用いているが、SiO₂ の成膜法は他にも、シリコン熱酸化法、CVD (chemical vapor deposition : 化学気相堆積) 法、スパッタ法などがある。成膜温度や膜厚、ガラスの屈折率など、目的に応じて成膜法を選択できる。




図 2-21 石英系 PLC および TO 効果による位相シフタの作製方法
(1~3) 石英系 PLC 作製 (4~5) ヒータおよび配線の形成。

3 章 石英系 PLC における InP-PD のヘテロジニアス集積







3.1 まえがき

本章では、石英系 PLC 上に異種材料である InP 系のエピタキシャル層を転写し、そのエピタキシャル層を用いて PD を作製するプロセスと、PLC 上に作製した PD の特性について検討を行う。

発光や受光等の光機能を発現する光半導体のエピタキシャル層を、光回路プラットフォームとなる石英系 PLC の基板上に形成することによって、ヘテロジニアス集積による光機能素子の作製が成される。つまり、基板上に異種材料を転写・形成するプロセスがヘテロジニアス集積の主要な実現技術といえる。プラットフォーム基板上にエピタキシャル層を設ける主な方法には、プラットフォーム基板上でヘテロエピタキシャル成長する手法や、光半導体基板上で成長したエピタキシャル層をボンディング・接合し、光半導体基板を除去する手法がある。さらに後者には、共有結合や金属結合などの直接接合を行う方法や、ポリマーを接着層として利用した接合が挙げられる。ヘテロエピタキシャル成長を石英系ガラス上で行う工程は複雑になり、既存の光半導体素子と同等の結晶品質を得ることが困難であることから、ここでは異種材料接合によるエピタキシャル層の転写を選択し、検討を行う。表 3-1 に、それぞれの接合方法の概要と特徴を示す[3.1-3.9]。直接接合の場合、2つの界面を結合させる際に、その接合強度は接合面の平坦性に依存するため、数 nm から数 10 nm オーダーの平坦性を得るための高精度な研磨といった前処理、または結晶成長が求められる。一方で同じ接合でも間接接合の場合、特にポリマーを利用した接合は、表面に多少の凹凸があったとしても、ポリマーがバッファとして機能するため比較的接合が容易である。また、エピタキシャル層は従来通りのプロセスで光半導体基板上に成長したものを利用することが可能である。材料に依存しない接合が可能である点と、接合温度が比較的低い点、石英系 PLC 表面の凹凸を吸収可能な点から間接接合を選択し、本研究ではポリマーを接着層とした InP 系材料の石英系 PLC 表面へのボンディングを検討した。

はじめにミラーを含め石英系 PLC 表面へ InP-PD をヘテロジニアス集積するプロセスの概略を述べ、それぞれの工程における狙いや課題について述べる。次に InP を PLC 上にポリマーを用いて接合するための、PLC 表面処理とボンディング方法について述べる。また、ボンディングされた InP 系のエピタキシャル層にかかる応力や歪みの大きさによっては、結晶に欠陥が誘起されることが想定される。そのため、エピタキシャル層にかかる応力や歪みを、ボンディング時の温度変化とプロセス中のエピタキシャル層サイズの変化から見積もり、接着層や PLC を含めた層構造やプロセスの妥当性を熱機械的な観点から検証する。次に、高速な受光特性の実現に向け、ボンディングに適したエピタキシャル層の構造について検討する。最後に、実際に PLC 上に PD を作製し、従来の PD 特性を参照しながら、受光感度や応答特性などの受光特性について検討する。

表 3-1 異種材料基板へのエピタキシャル層の転写手法[3.1-3.9]

接合方法		模式図	接合温度	接合面平坦性
直接接合	表面活性化接合		常温	高
	フュージョン接合		<600~1000°C	高
	陽極接合		~400°C	高
間接接合(中間層)	共晶接合		~400°C	中
	拡散接合		常温~200°C	高
	ポリマー接合		<300°C	低

3.2 PLC 上における PD 集積の基本プロセス

ここでは、ミラー形成まで含めた、石英系 PLC 上に InP-PD を作製するプロセスについて述べる。図 3-2 に工程の概要を示す。以下、各工程の概要や課題について、工程ごとに述べる。

1. 石英系 PLC 作製とエピタキシャル層形成

石英系 PLC は、2 章で述べたように FHD 法により Si 基板上に下部クラッドとコアとなるガラス膜を順に堆積し、コア層をフォトリソグラフィとドライエッチングで導波路形状に加工し、最後に FHD 法で上部クラッドを堆積することで作製する。PD 用の pin 構造を有するエピタキシャル層は MOCVD (metal organic chemical vapor deposition : 有機金属気相成長) 法を用いて InP 基板上に形成する。

2. PLC 表面への InP 基板接合

石英系 PLC に接着層として利用するポリマーをスピコートする。エピタキシャル層付き InP 基板をへき開してチップ化した後、PD を作製する領域へフリップチップして配置し、ボンディングする。真空ボンディングによって、チャンバ内で加熱、真空引き、加圧することで接着層と InP 基板の間のボイド発生を防ぎ、接合を均一に行うことができる。この手法は、基板表面に高い平坦性や高度な洗浄が不要であり、様々な材料を簡便に接合できる特長がある。しかし、3.3 項に後述するように、PLC にはコアの埋め込まれた導波路の上面とそれ以外の領域の上面で 1 μm 程度の凹凸が発生する。この凹凸は接着層の膜厚と同程度であり、これにより接着層の厚みばらつきが大きくなり、ボンディング時にかかる圧力が不均一になる、あるいは接着強度が低下するという問題が生じる。そのため、直接接合ほどの平坦性は求めないものの、ポリマーを接着層として用いた場合でも、プラットフォーム基板表面にもサブミクロン程度のオーダーで平坦性が必要と考えられる。

3. InP 基板除去

接合した InP 基板を研磨・ウェットエッチングすることで、PLC 上にエピタキシャル層を残して基板を除去する。あらかじめエッチングストップ層をエピタキシャル層と基板の間に設けておくことで、エピタキシャル層のみを再現性良く PLC 上に転写することができる。熱膨張係数の異なる材料が接合されており、接合時の温度から変化しているため、それぞれの層には熱応力がかかることになる。InP 基板が除去されることでエピタキシャル層のみとなるため、かかる応力が欠陥を誘起しないよう、工程の温度や接着層材料や膜厚を検討する必要があると考えられる。

4. PD 作製

PLC 上に転写されたエピタキシャル層をフォトリソグラフィおよびウェットエッチングで加工し、メサ構造を有する面型 PD を作製する。PLC 側に設けたマーカを基準としてフォトリソグラフィ工程を行い、PD の光結合位置へアライメントを同時に行う。これにより、InP チップ接合時には精密なアライメントは不要であり、かつ、複数の PD を一括して基板上に作製することができる。従来 PD 用の層構造でエピタキシャル層を形成した InP 基板を用いて PD を作製した場合、ボンディングにより層構造が反転することになるため、従来の PD と同等の特性が得られないことが想定される。必要な周波数応答特性等に応じて、予め反転したエピタキシャル層を設けた InP 基板を用いることも検討する必要があると考えられる。

5. ミラー形成

2章で述べた、斜めドライエッチングにより光導波路上に傾斜構造を形成し、アルミ蒸着により光路変換用のマイクロミラーを作製する。




図 3-2 PLC 上の InP-PD ヘテロジニアス集積プロセスの模式図

次項から、PLC 上へ InP 系のエピタキシャル層を転写して PD を作製する上で挙がる 2 つの課題について検討する。1 つ目は PLC 表面に InP チップをボンディングし、基板を除去するプロセスの確立である。InP のエピタキシャル層にダメージを与えることなく、複数のエピタキシャル層を転写することが目的となる。2 つ目は PLC 上に転写されたエピタキシャル層にかかる応力や歪みの解析と検証である。本章で行っているボンディング手法の条件や接着層材料や厚みが適切な範囲にあることを熱機械的な観点から解析を行う。

3.3 InP 系エピタキシャル層の転写方法

樹脂を接着層として用いたボンディングの基本プロセスは、プラットフォーム基板上に接着層を塗布して異種材料のチップを配置し、その上から（加熱しながら）圧力を加えることで接着する手法である。転写後に機能素子を作製するため、耐熱性や耐薬品性の観点から接着層には熱硬化型や紫外線硬化型のポリマーが用いられることが多く、その場合、上記のボンディングで仮固定した後、接着後にキュアすることで固定する工程となる。本章では、ボンディングに用いるポリマーとして、BCB (benzocyclobutene : ベンゾシクロブテン) と BANI (bisallylnadic imide : ビスアリルナジイミド) という 2 種類の熱硬化ポ

リマーを用いて検討を行う。2つのポリマーはスピコート法により PLC 上に簡便に成膜することが可能であり、1 μm 程度の膜厚で成膜できるため、光路長を短くする観点からも望ましい。BCB は、層間絶縁膜としてウェハボンディングで用いられており、また Si フォトニクスにおけるヘテロジニアス集積においても用いられる材料である[3.8]。ポリイミドと同程度の高い耐熱性のためボンディング後の PD 作製プロセスにも適用可能と考えられる。もう一方の BANI はポリイミドの一種であり、ガラス転移温度 300°C 以上の高い耐熱性を有する材料である[3.9]。ポリイミドは PD のパッシベーション膜として用いられていることから、信頼性と InP との接着性の観点から選択した。

ポリマーを用いたボンディングの課題は 2 点あり、1 つ目が複数のチップの一部に圧力が集中しないよう均一に加圧すること、2 つ目が PLC-InP 間の接着層に空気（ボイド）が残らないようにすることである。InP は結晶面に沿って劈開されやすい材料であるため、ボンディング加圧時の破損を抑制するため、プラットフォーム基板やその上に塗布する接着層を平坦にしておく必要がある。また、2 章で述べたように、反射ビームの光路長の変化は結合損失に影響するため、接着層の膜厚は均一であることが望ましい。そこで、コアの有無で PLC 表面に生じる 1 μm 程度の凹凸を低減すべく、ボンディング前の PLC 表面研磨の検討を行う（3.3.1 項）。次にポイントとなるボイドは、特にボンディング後の工程で高温になる場合、InP の剥離を誘起するため、抑制する必要がある。そこで真空下でボンディングする手法を用い、加熱や加圧、真空引きのプロファイルを適切に設定することで、ボイドレスでのボンディング手法の確立を検討する（3.3.2 項）。次にボンディングした InP 基板を研磨、ウェットエッチングにより除去することでエピタキシャル層のみが PLC 上に転写された状態にする。エピタキシャル層のボイドや亀裂の有無から、今回のボンディング工程全体を検証する（3.3.3 項）。以下、工程の順番に検討内容を述べる。

3.3.1 PLC の表面研磨

はじめに研磨前の石英系 PLC 表面の凹凸の測定を行った。用いた石英系 PLC はコアサイズ 4.5 μm × 4.5 μm 、クラッド厚 15.5 μm であり、500 μm ピッチで直線導波路が配置されている。図 3-3 に、Dektak で直線導波路に対して直行するように掃引して測定した石英系 PLC 表面プロファイルを示す。5 mm の範囲において、直線導波路と同じピッチで 0.7 μm 程度の凹凸があることがわかる。成膜する接着層厚が 1 μm 程度であることを考慮すると、凹凸は少なくとも半分以下にすることが望ましい。

表面研磨は、円形定盤の研磨装置を用いて、コロイダルシリカスラリーを研磨剤として、荷重 3 kg、回転数 60 rpm の条件で行った。研磨後に、研磨前と同じ領域の表面プロファイルを測定したところ、凹凸は 0.1 μm 以下まで低減することに成功した（図 3-3）。研磨前後における石英系 PLC の SiO₂ 膜厚を比較すると、研磨後に約 3.5 μm 減少しており、SiO₂ 膜厚を大幅に減少させることなく凹凸を低減することが可能である。




図 3-3 研磨前後の PLC 表面の凹凸プロファイル
(Dektak での測定結果にクラッド膜厚を加算して表示)

3.3.2 真空ボンディング

真空ボンディングは、スピコートにより接着層を成膜した石英系 PLC 上に 5 mm 角に劈開した InP チップを搭載し、真空チャンバ内のホットプレートで加熱しながら真空引きし、加圧することで行う (図 3-4)。加熱により、硬化前の樹脂は柔らかくなるため、真空引きしながら InP チップを加圧することで、チップと接着層の間にあるボイドを追い出し、密着させることで、仮固定を行うことができる。ウェハのままではなく、チップ化してボンディングすることでボイドが抜けやすくなり、また、必要な場所のみにチップを配置することができるので、必要な機能をそれぞれ配置できるだけでなく、材料を有効的に使用することも可能である。

仮固定の加熱温度は、キュア (熱硬化) 温度より低い 150 °C に設定した。真空引きはロータリーポンプで 1~10 Pa まで減圧し、加圧は大気圧に近い 0.1 Pa に設定し、1 min 保持した後ウェハを取り出す。250 °C の N₂ 雰囲気中で 3 時間加熱することでキュアし、樹脂を硬化させて InP チップを固定する RIE 装置を用いて O₂ プラズマに晒すことでチップを配置した以外の領域にある余分な接着層をアッシングして除去する。

真空ボンディングの温度および圧力プロファイルは、図 3-5 に示すように、設定温度まで加熱しながら真空引きを行う条件 (条件 1) と、加熱して設定温度に到達した後、真空引きを開始する条件 (条件 2) の 2 種類の条件を検討し、ボンディング後に接着層に残るボイドの様子を観察した。図 3-6 に接着層の顕微鏡写真を示す。このとき、接着層を直接観察する

ため、Si 基板と熱膨張係数の近いガラスである TEMPAX の基板を用いて InP チップをボンディングしている。条件 1 ではボイドが残っているのに対し、条件 2 ではボイドが抜けしており、かつ接着層に干渉縞の分布が少ない、つまり均一にボンディングされていることがわかる。条件 1 では、加熱によるポリマーの軟化前に、真空引きによりチップ外周部からボイドが抜けてしまい、チップ中心のボイドが十分抜けず、そのまま加圧することで固定化してしまったと考えられる。一方、条件 2 ではポリマーが十分軟化した後で真空引きされることでボイドがチップ外周部に向けて抜けやすくなったものと考えられる。この結果から本研究のボンディングには条件 2 を採用する (図 3-7)。




図 3-4 真空ボンディングの模式図





図 3-5 真空ボンディングの温度および圧力プロファイル
 (上) 加熱しながら真空引き (条件 1) (下) 加熱後に真空引き (条件 2)




図 3-6 接着層の顕微鏡写真（ガラス基板側から観察）
 (左) 加熱しながら真空引き（条件 1） (右) 加熱後に真空引き（条件 2）




図 3-7 InP チップボンディング後のウェハ

用いる樹脂は、ボンディングした InP チップをシエアテストすることで接着性を評価して選択した。シエアテストは、チップを横から押すことで負荷をかけ、チップを剥離または破壊し、その剥離・破壊モードとその際の負荷から接着性を評価する手法である。図 3-8 にシエアテスト後の基板の写真を示す。5 mm 角の InP チップを BCB でボンディングした場合、2.6 kgf の荷重で BCB と InP の界面で剥離した。一方、BANI を用いてボンディングした場合、9.4 kgf まで負荷をかけても剥離は観察されなかった。剥離・破壊モードを観察するため、接着強度を下げるために小さい接合面積でのテストを試みた。1 mm×5 mm の InP チップを、BANI を接着層としてボンディングし、長辺側から荷重を与えるシエアテストを行った。その結果、4.3 kgf まで負荷を上げたとき、InP チップが破壊され、図 3-8 (右) のように InP チップの一部が基板に残る結果となった。接着層による剥離モードと破壊モードの差から BANI の接着性が高いと考えられる。PD 作製後に石英系 PLC 上に残

るエピタキシャル層は、数 100 μm 程度の領域のみが接合された状態になることから、接着性を重視し、BANI を接着層として用いることを判断した。




図 3-8 InP チップのシェアテスト後のボンディング基板
 (左) BCB 接着層、5 mm×5 mm チップ (右) BANI 接着層、1 mm×5 mm チップ

3.3.3 InP 基板除去

InP 基板除去は、InP チップがボンディングされた石英系 PLC をワックスでガラスホルダーに固定し、バフ上で Br-メタノール溶液を用いることでケミカルポリッシングを行った。InP の初期板厚が 650 μm であるのに対し、この工程で 50 μm まで減少させる。その後、HCl/H₃PO₄ の混合溶液を用いてウェットエッチングすることで残りの InP を除去する。本検討では、InGaAs をエピタキシャル成長した InP チップを用いており、この InGaAs 層がエッチストップ層として機能する。その結果、図 3-9 に示すようにエピタキシャル層のみが PLC 上に転写された状態となる。転写されたエピタキシャル層にはボイド跡や亀裂などはみられず、本研究のボンディング工程により、PLC 上にエピタキシャル層に欠陥を発生させることなく転写可能であることを明らかにした。




図 3-9 PLC 上に転写されたエピタキシャル層の顕微鏡写真

3.4 ボンディング後のエピタキシャル層にかかる応力

異種材料を接合する際に課題になるのは、材料ごとに異なる物性定数であり、接合しながらも材料の特性を十分に引き出すため、組み合わせや構造、作製プロセスを検討する必要がある。特にエピタキシャル層のボンディングやその後の PD 作製プロセスは温度変化を伴うことから熱機械的な観点で捉えることが必要である。例えば、熱膨張係数が異なる材料を接合すると、温度が変化した際に接合が保たれたまま物質が伸び縮みするため、材料同士で引っ張るあるいは押し合う力が生じ、その均衡をとった結果、接合材料が反った状態になる。このとき材料に働いている力を熱応力といい、それによる材料の伸び縮みの比をひずみという。応力やひずみが大きくなっていくと、それによる変形に耐えられなくなった材料は、機械的に破壊されることになる。エピタキシャル層にかかる応力が大きくなると、結晶配列の原子がずれる転位や、亀裂の発生など、結晶品質を大きく低下させる欠陥につながるため、プロセス中にかかる応力が適切かどうかを把握する必要がある。ここではボンディングから PD を作製する工程の中でエピタキシャル層にかかる応力を求め、本研究の手法の検証を行う [3.10]。

図 3-10 にエピタキシャル層をボンディングした後の模式図を示す。InP と接着層の接合面 $y=0$ でのひずみを ε_0 、曲率半径 ρ の曲がりが生じているとする。温度変化を ΔT 、熱膨張係数を α として、 $y=0$ から y 離れた位置の熱応力に対するひずみは、

$$\varepsilon = \varepsilon_0 + \frac{y}{\rho} - \alpha \Delta T \quad (3-1)$$

で求められる。したがって、縦弾性係数（ヤング率）を β として、各層の熱応力は下記で表される。

$$\sigma_j = \beta_j \left(\varepsilon_0 + \frac{y}{\rho} - \alpha_j \Delta T_j \right) \quad (3-2)$$

接合された複合層には外力が作用していないことにより、応力により生じる合力と合モーメントは釣り合うことになるため、 $y=0$ を基準として、各層の高さを h とすると、

$$\int_0^{h_1} \sigma_1 b dy + \dots + \int_{h_j-h_{j-1}}^{h_{j-1}} \sigma_1 b dy + \dots + \int_{h_n-h_{n-1}}^{h_{n-1}} \sigma_n b dy = 0 \quad (3-3)$$

$$\int_0^{h_1} \sigma_1 b y dy + \dots + \int_{h_j-h_{j-1}}^{h_{j-1}} \sigma_1 b y dy + \dots + \int_{h_n-h_{n-1}}^{h_{n-1}} \sigma_n b y dy = 0 \quad (3-4)$$

この連立方程式を ε_0 と ρ について解くと、式 3-2 から、各層の y 位置における応力が求められる。

表 3-11 のパラメータを用いて、InP チップの接合から PD 作製の工程において、InP 層にかかる応力の見積もりを行う[3.11]。簡単のため、ここでは幅方向の熱膨張と弾性について検討する。4 インチの PLC ウェハの中央に 5 mm 角の InP チップを配置し、ボンディングすることを想定する。PLC 表面へのエピタキシャル層の転写では、真空ボンディングによる仮固定の後、キュアにより接着層の硬化を行う。このとき仮固定された InP チップは、キュア時の加熱で接着層が軟化することで接合によらず膨張し、その状態で固定される。したがって、室温 (23 °C) では-227 °C の温度変化が生じた状態となるので、その状態での応力を求める。ボンディング後は、650 μm 厚の InP 基板が研磨・ウェットエッチングにより除去される。ここでは接合が維持されたまま InP の膜厚のみが変化すると仮定して、残る 1 μm 厚の InP 層にかかる応力を求める。最後に PD 形状を作製すると、転写時に 5 mm あった InP 層の幅が 200 μm 程まで減少することになる。そこで最終的に幅と膜厚が低減した場合の InP 層にかかる応力を求める。

図 3-12 に InP エピタキシャル層にかかる応力の計算値を示す。接着界面の $y=0$ から $y=1$ の厚みにわたって、応力がほぼ一様に働いていることがわかる。またボンディング後に $1.8 \times 10^7 \text{ Pa}$ あった応力が、InP 基板を除去してエピタキシャル層のみになると、 $2.0 \times 10^7 \text{ Pa}$ まで増加する。PD 作製工程を経てエピタキシャル層の幅 b_{InP} が 200 μm まで減少しても応力はほとんど変化せず、 $2.0 \times 10^7 \text{ Pa}$ である。これらの応力は、Si 基板に直接 InP をヘテロエピタキシャル成長する場合よりも小さく[3.12]、また、転位によって応力を緩和する臨界せん断応力よりも小さい値が得られている[3.13]。したがって、今回の異種材料の接合手法で、欠陥が生じる可能性は小さく、エピタキシャル層の特性に変化を与えることは少ないと想定される。




図 3-10 InP エピタキシャル層ボンディング後の層構造の模式図

表 3-11 層構造のパラメータ[3.11]

InP	α_{InP}	m/°C	4.6×10^{-6}
	β_{InP}	GPa	61.1
	d_{InP}	μm	650 (ボンディング後) / 1 (研磨後) / 1 (PD作製後)
	b_{InP}	mm	5 (ボンディング後) / 5 (研磨後) / 0.2 (PD作製後)
接着層 (BANI)	$\alpha_{bonding}$	m/°C	4.8×10^{-6}
	$\beta_{bonding}$	GPa	3.83
	$d_{bonding}$	μm	1
	$b_{bonding}$	mm	5 (ボンディング後) / 5 (研磨後) / 0.2 (PD作製後)
SiO ₂	α_{SiO_2}	m/°C	0.62×10^{-6}
	β_{SiO_2}	GPa	85
	d_{SiO_2}	μm	40
	b_{SiO_2}	mm	100
Si	α_{Si}	m/°C	3.5×10^{-6}
	β_{Si}	GPa	108
	d_{Si}	μm	1000
	b_{Si}	mm	100




図 3-12 PLC 上に転写した InP エピタキシャル層にかかる応力の接着層膜厚依存性

3.5 石英系 PLC 上における InP-PD の作製と評価

本節では、PLC 上に集積した PD の特性を評価するため、実際に PLC 上に InP-PD を作製し、受光感度や周波数応答特性の評価を行う。

3.5.1 作製方法

3.2 節の (1) ~ (4) の工程によってテスト用サンプルの作製を行った。用いた InP チップは n ドープの InP 基板の上に pin-PD 用のエピタキシャル層が成長されており、基板側から n ドープ、ノンドープ (i 層)、p ドープの順番で形成され、それぞれの層の間にはエッチストップ層が設けられている。エピタキシャル層をフォトリソグラフィとウェットエッチングで加工することで PD を作製する。

図 3-13 に PLC 上に作製した PD の顕微鏡上面写真を示す。直径 19 μm の受光部を含む PD 自体が占める面積は 150 $\mu\text{m} \times 70 \mu\text{m}$ と非常に小さい面積に集積されており、ヘテロジニアス集積によって PLC 上に PD が直接形成されることで、モノリシック集積と遜色ないサイズで PD が形成されていることがわかる。また複数の PD が一括で集積されることで、個別の PD を実装するよりも高いスループットと高密度な集積が可能である。PD からは電気接続用の配線が伸びており、電極パッドを介して PD の特性評価を行う。図 3-14 に PLC 上に作製した PD の受光部メサ構造の断面 TEM 像を示す。約 1 μm 厚の接着層を介して PLC と PD が接合されており、PD 作製プロセスを経ても、マイクロボイドや剥離などが発生していないことがわかる。また、PD の断面構造をみると、転位を示唆する黒線や亀裂といった欠陥を示すものが見られなかった。したがって、3.4 節で検討したように、PLC 上への InP 接合や PD 作製といった従来の PD 作製とは異なる工程においても、エピタキシャル層へダメージを与えることなく PD を集積可能であることを示していると考えられる。




図 3-13 PLC 上に作製した PD の顕微鏡写真




図 3-14 断面の TEM 像

3.5.2 評価結果

作製した PD を周波数応答特性、受光感度、I-V 特性により評価を行った。周波数応答特性と受光感度の評価は、図 3-15 に示すように、PLC の下面 (Si 基板) 側から波長 $1.55 \mu\text{m}$ の光をレンズで集光させて PD に入射し、光電流測定および光コンポーネントアナライザを用いた OE 周波数応答測定により行った[3.14]。逆バイアス電圧 5 V で 3dB 帯域を測定したところ、約 14 GHz と、InP 基板をそのまま用いて PD を作製した場合に想定される 3dB 帯域 23 GHz よりも低い特性であった。これはエピタキシャル層側を PLC 表面にボンディングして PD を作製するため、InP 基板上でのエピタキシャル層の構造がボンディングで反転したためと考えられる。InP 基板上の PD の層構造の場合、PD メサからの電流引き出し線路を電子移動度の高い n 層が担うため、線路の抵抗は小さくなる。一方で PLC 上に接合した PD の層構造は、メサからの引き出し線路を p 層が担うことになる。ホールの移動度は電子移動度と比較して一桁以上小さいため、引き出し線路の抵抗が増加することで PD の CR 時定数が大きくなり、その結果、帯域が低くなったと考えられる。そこで、PLC 上に転写した際の PD の層構造が、元の InP-PD 層構造と同等になるように、層構造が反転したエピタキシャル層を成長した InP 基板を用いることにした。基板は Semi-insulate の InP 基板を用い、基板側から p ドープ、ノンドープ (i 層)、n ドープの順番で層構造が形成されている。この InP 基板を用いて PLC 上で PD を作製したところ、逆バイアス電圧 3 V 時に 24 GHz の 3dB 帯域が得られ (図 3-16)、従来の PD と同等の、高速 PD として十分な特性が得られた。この結果からヘテロジニアス集積によって機能素子を集積する際には、予め作製する構造を想定し、反転したエピタキシャル層を基板に設けておく必要があることが明らかになった。新たに作製した高速 PD の受光感度を求めるため、小口径 (直径 $19 \mu\text{m}$) の高速 PD と同時に大口径 PD (直径 $70 \mu\text{m}$) を作製し、受光部へケラレ無く光が入力された際の受光感度を求めた。測定値から界面のフレネル反射を除いて受光感度を算出したところ、内部量子効率に近い 0.9 A/W が得られた (逆バイアス電圧 3 V 時)。また、高速 PD の逆バイアスにおける I-V 特性は電圧 5 V での暗電流は約 5 nA であり、PD 構造の欠陥等による大きなリークパスが形成されていないことを明らかにした (図 3-17)。上記の結果よ

り、ヘテロジニアス集積によって PLC 上に直接作製した PD において、従来のモノリシック集積による PD と同等の集積性と受光特性を得られることを示した。




図 3-15 受光特性測定系の模式図




図 3-16 周波数応答特性




図 3-17 I-V 特性

3.6 まとめ

本章では、ヘテロジニアス集積による石英系 PLC への InP-PD 集積を目的に、PLC 上へのエピタキシャル層転写プロセスと、それを用いた PD の作製と評価について述べた。

表面に凹凸のある PLC に対し、InP チップを均一に加圧して接合するため、研磨による平坦化を検討した。コアパターンに起因した PLC 表面の 1 μm 弱の凹凸は、コロイダルシリカスラリーを用いた研磨により、0.1 μm 以下まで低減可能であり、約 1 μm 厚の接着層に対し十分小さくできることを示した。次に、PD 作製時に欠陥となる接着層のボイドを防ぐため、InP チップの真空ボンディングを検討した。真空引きや加圧のタイミングによって接着層に残るボイドを大幅に低減できることを示した。また、接着層材料として BCB とポリイミドという 2 種類の材料を検討し、接着性の観点から評価を行った。オープンによるキュアで完全固定した InP チップをダイシェア試験により接着強度を評価すると、ポリイミドは BCB が剥離した荷重以上でも剥離が発生せず、高い接着性が得られることを明らかにした。また InP チップの接合から PD 作製において、エピタキシャル層にかかる応力を検証した。エピタキシャル層にかかる応力は最小 $1.8 \times 10^7 \text{ Pa}$ から最大 $2.0 \times 10^7 \text{ Pa}$ まで変化するものの、ヘテロエピタキシャル成長による成膜でかかる応力と比較しても小さいため、今回の接合手法で欠陥が生じる可能性は小さく、特性を大きく劣化させることは少ないと想定された。実際に PLC 上に PD を作製し、PD メサ構造の断面 TEM 像を評価すると、ボイドや転位は示唆されず、欠陥なく PD 構造ができていること示している。PD の受光特性の評価では、通常の PD 用のエピタキシャル層をそのまま用いた場合、内部抵抗が増加することで CR 帯域が劣化し、本来の周波数応答特性が得られないことが示された。そこ

で、転写することで従来の PD と同等の層構造になるよう、反転構造のエピタキシャル層の InP 基板を用いることで、3dB 帯域 24 GHz と通常の PD と同等で、受光デバイスにおいて十分高速な特性が得られることを示した。また、PLC 上 PD に 5 V の逆バイアスを印加した際の暗電流は 5nA と小さく、PLC 上に直接作製した PD においても、欠陥等による大きなリークパスが形成されていないことを明らかにした。

以上のようにヘテロジニアス集積技術は、本来受光機能をもたない石英系導波路の基板上に InP-PD をあたかも同一基板であるかのように集積し、受信デバイス特性として良好な感度や高速性を実現できる有効な集積技術であることを明らかにした。

4 章 受信用ヘテロジニアス集積型 PLC

4.1 まえがき

本章では、2 章および 3 章で論じた検討をもとに、実際に光導波路の形成された石英系 PLC ウェハを用いて PD を集積し、さらにマイクロミラーを形成して光結合を行うことで、ヘテロジニアス集積型 PLC による小型かつ高速な受光器について検討を行った。受信用集積型光デバイスとは、入力された光信号を光回路で強度や波長、位相を制御することで信号処理を行ったのち、光の強度情報を、電気の強度情報に変換するデバイスである。その最もシンプルな構成は光導波路とそこから光結合された PD を組み合わせた受光器と言える。この構成を拡張することで、受信デバイスを高機能化することが可能になる。例えば、波長分波用の光回路と、その波長数に対応する数の PD を集積することで、小型の WDM レシーバが実現できる。2 章では導波路から PD に接続するための光結合技術を、3 章では石英系 PLC 上に直接 PD を集積する技術を検討しており、これら受光器を構成する要素技術により受信用のヘテロジニアス集積型 PLC が実現できると考えられる。

はじめに、受信デバイスを構成する上で、PD とその後段の電子回路を接続するために必要な設計について述べる。次に石英系 PLC 上に PD とマイクロミラーを同時集積し、作製した集積型 PLC の形状について述べた後、ミラーを介した PD への光結合における受光感度や応答特性を評価し、集積型 PLC による受光器の特性について検証する。次に、受信デバイスへの適用可能性を検証する目的で、コヒーレント受信デバイスを構成するキー部品であるコヒーレントディテクタの作製と評価を検討する。コヒーレントディテクタは、光 90 度ハイブリッドという光回路と 4 つの PD により構成される。光 90 度ハイブリッドの動作について述べた後、実際の光デバイスで課題となる戻り光の低減について、ヘテロジニアス集積型 PLC における低減手法について示す。作製したコヒーレントディテクタの受光特性について評価し、実際に QPSK 信号の復調特性を評価し、受信用ヘテロジニアス集積型 PLC の光コヒーレント伝送への適用について検討する。

4.2 ヘテロジニアス集積型 PLC の受光部の基本構造

ここまで検討してきたヘテロジニアス集積型 PLC の光結合構造は、ミラーで光路変換された光を受光するため、PD の受光部がミラー端に近い構造になっている。一方で受信デバイスを構成することを考えると、PD-TIA 間で高周波を集中定数的に伝搬するため、できるだけ短いワイヤ長で接続することが望ましい。3 章のような PD 単体設計の PD 構造の場合、PD の受光部をミラー端に近接して配置すると、取り出し線路とパッドはミラーの反対側、つまり TIA との接続方向と逆側に配置される設計になってしまう。その結果、PD-TIA 間のワイヤ長が長くなり、受信デバイスを実現する上では望ましくない構造になってしまう。そこで、ミラー端に PD の受光部と信号線のパッドが干渉なく配置されるよう、PD の

取り出し線路の設計を変更し、PD と TIA の電気接続を最短のワイヤで実現可能な構造を検討した。

図 4-1 に TIA の接続を考慮した光結合部の上面模式図を示す。従来の PD 設計である PD 単体設計では、信号線路とバイアス線路は同じ方向に取り出されるが、TIA 接続設計では、信号線路をミラーに沿って受光部の隣に引き出し、バイアス線路はミラーの反対側に引き出す構造とした。このような配線設計によって、PD 受光部と信号線のパッドをミラー端側へ並べることができる。実際には複数の入力 ch を備える TIA と接続する機会が多いため、TIA の信号パッドのピッチと PD の信号線のピッチを揃えつつ、信号線とグランド線を交互並べる必要がある。TIA の信号パッド間隔 $300\ \mu\text{m}$ に対し、PD の幅を $50\ \mu\text{m}$ とすることで、グランドパッドと信号パッドを並べてもワイヤボンディングに必要なパッド幅 $90\ \mu\text{m}$ を確保できる。4.3 節で論ずる集積型 PLC による受光器の検討では PD 単体設計、4.4 節で論ずるコヒーレントディテクタの検討では TIA 接続設計をそれぞれ用いて検討を行っている。




図 4-1 受光部の上面模式図
(左) PD 単体設計 (右) TIA 接続設計

4.3 ミラー・PD 集積 PLC の作製と評価

本節では、ミラーによる光結合で受光した PD の特性を評価するため、PLC 上にマイクロミラーおよび InP-PD を集積し、受光感度や周波数応答特性の評価を行う。

4.3.1 作製方法

3.2 節の (1) ~ (5) の工程によってテストサンプルの作製を行った。高速な周波数応答特性を得るため、3.5 節で論じた反転型の pin-PD 用エピタキシャル層が成長された InP チップを用いている。また、3 章で検討した PD 特性との比較を行うため、配線の設計はミラ

一の反対側に PD の信号線とグランド線が引き出される PD 単体設計にて作製している。PD の位置は PLC 側に配置したマーカを基準にしてフォトリソグラフィでアライメントを行うため、設計した位置へ極めて高い精度で配置することができる。また同様にミラーの加工もフォトリソグラフィとドライエッチングの組み合わせで行われるため、エッチングによる加工シフトを考慮しつつ、配置することで、PD に対して高い精度でアライメントすることができる。

図 4-2 にミラー・InP-PD 集積 PLC の上面顕微鏡写真、図 4-3 に光結合部の SEM 像を示す。出力用の導波路の上に PD の受光部が配置されていることがわかる。このとき複数の PD に対して共通のミラーによって光結合が行われる。ミラー角度は 57 度、PD の受光径は 18 μm であり、ウェットエッチング時のサイドエッチによって、想定より 1 μm 小さくなっている。PD の直近にミラーが形成されており、設計したように光結合構造が作製されている。




図 4-2 ミラー・PD 集積 PLC の顕微鏡写真




図 4-3 光結合部の SEM 像

4.3.2 評価結果

作製したミラー・PD 集積 PLC の周波数応答特性、および受光感度の評価を行った。測定は、石英系 PLC の導波路に光ファイバを調芯することで光入力し、PD のパッドにプローブでコンタクトすることで光電流が出力される。この状態で波長 $1.55 \mu\text{m}$ の光入力における光電流測定と、光コンポーネントアナライザによる OE 周波数応答測定を行った。

入力光強度に対して受光感度を求めたところ、 0.65 A/W であり、3 章の PD 単体の受光感度 0.9 A/W と比較して、 1.3dB の損失が生じている。損失の内訳は、ファイバ結合損失が $0.4\sim 0.5\text{dB}$ 、反射膜 (Al) の反射率による損失が $0.2\sim 0.3\text{dB}$ と見積もられ、残りの損失が $0.5\sim 0.7\text{dB}$ である。2 章で計算したようにミラー角度 57 度では 0.6dB 程度の透過損失が見積もられることから、残る損失は InP 表面など界面のフレネルにより生じた損失といえる。PD の受光径が $18 \mu\text{m}$ と僅かに小さくなったものの、ビームの結合効率に影響するものではない。したがって、光結合部の損失は $0.7\sim 0.9\text{dB}$ となり、 1dB 以下の低損失な光結合が得られることが明らかになった。

図 4-4 に逆バイアス電圧 3 V における周波数応答特性を示す。 26 GHz の 3dB 帯域が得られ、3 章の石英系 PLC 上に集積した PD の周波数応答特性 ($f_{3\text{dB}} = 24 \text{ GHz}$) [4.1] とほぼ同様な、高速 PD として十分な特性が得られた。わずかに高速化しているのは受光系が想定より小さくなり、CR 帯域が向上したことが寄与したと考えられる。

上記の結果より、石英系 PLC 上にマイクロミラーと InP-PD を集積して実現したミラーを介した PD への光結合構造によって、従来のモノリシック集積 PD と同等のサイズと受光特性を実現できることを明らかにした。




図 4-4 周波数応答特性

4.4 ミラー・PD集積PLCによるコヒーレントディテクタ

ここでは、前節までで検討してきたミラー・PD集積PLCの受信デバイスへの適用可能性を検証するため、コヒーレントディテクタを作製し、その受信特性の評価を行う。コヒーレントディテクタは、図4-5に示すように、光90度ハイブリッドと4つのPDにより構成され、信号光と局発光を入力することでヘテロダイン検波を行い、信号光の位相状態に応じて干渉によって4つのPDで受光する光強度が変化する。つまり、位相-強度変換と光-電気変換の機能が集積されたデバイスであり、デジタルコヒーレント光伝送における、位相変調信号の復調に不可欠なデバイスである[4.2-4.3]。

はじめに石英系PLCにおける光90度ハイブリッドの動作原理について述べる。次に、反射戻り光の低減について述べる。実際の光デバイスを用いた光伝送では、光接続等で発生する反射の戻り光によって、特性が劣化するデバイスがあることから、戻り光を低減することが求められる。本研究の受光部には屈折率差が大きく反射の発生しやすいInPとPLCの界面があるため、そこでの反射光が逆方向に伝搬しないよう、ミラー角度を制御することで、戻り光を低減する手法について検討する。次に、光90度ハイブリッドを集積した石英系PLC上に、4つのInP-PDを集積することでコヒーレントディテクタを作製し、その受光特性の評価を行う。作製したコヒーレントディテクタを用いて、QPSK信号の復調により伝送特性を評価することで、本研究の受信用ヘテロジニアス集積型PLCの光コヒーレント伝送への適用について検証する。




図4-5 コヒーレントディテクタのブロック図

4.4.1 光90度ハイブリッド

石英系PLCによる光90度ハイブリッドの動作について述べる。光90度ハイブリッドは、入力された信号光と局発光を干渉させることで、信号光の位相状態に応じて、出力する光強度とポートを選択する機能を持ち、QPSKのような位相変調信号の位相情報を強度情報に変換するために、コヒーレント伝送に不可欠な回路である[4.4]。

図4-6の入力ポート1、入力ポート2にそれぞれ入力する信号光と局発光の電界 E_m を、光の強度を P 、信号光の位相を ϕ としてそれぞれ下記で表す。

$$E_{Sig,in} = \sqrt{P_{Sig.}} \cdot e^{-j\phi} \quad (4-1)$$

$$E_{L.O.,in} = \sqrt{P_{L.O.}} \quad (4-2)$$

次に出力ポート 1~4 に伝搬する光の、出力ポートにおける電界 E_{out} を考える。信号光は 1×2 カプラで分岐された後、 2×2 MMI (multi-mode interference) において、スルーパスで 0、クロスパスで $\pi/2$ の位相回転を受けて分岐され、出力ポートに到達する。したがって、信号光では、出力ポート 1~4 までに經由する光にそれぞれ、0、 $\pi/2$ 、0、 $\pi/2$ の位相変化がある。一方、局発光も信号光と同様に 1×2 カプラで分岐されて、さらに 2×2 MMI で分岐されるが、**Q-ch** 側に分岐される光は途中で遅延線により 90 度に相当する $\pi/2$ の位相変化を受けるため、出力ポート 1~4 ではそれぞれ、 $\pi/2$ 、0、 π 、 $\pi/2$ の位相変化となる。石英系 PLC では局発光の経路で 1×2 カプラの代わりに 2×2 MMI を用い、分岐と遅延線による位相回転を兼ねることが一般的である。上記の位相変化から、出力ポート 1~4 における電界は

$$\begin{bmatrix} E_{1,out} \\ E_{2,out} \\ E_{3,out} \\ E_{4,out} \end{bmatrix} = \frac{E_{Sig,in}}{2} \begin{bmatrix} e^{j \cdot 0} \\ e^{j \frac{\pi}{2}} \\ e^{j \cdot 0} \\ e^{j \frac{\pi}{2}} \end{bmatrix} + \frac{E_{L.O.,in}}{2} \begin{bmatrix} e^{j \frac{\pi}{2}} \\ e^{j \cdot 0} \\ e^{j \cdot \pi} \\ e^{j \frac{\pi}{2}} \end{bmatrix} \quad (4-3)$$

となる。これより、出力ポート 1~4 から出力される光電力 P_{out} は、電界 E_{out} とその複素共役との積で表され、式を整理すると以下のよう表せる。

$$\begin{bmatrix} P_{1,out} \\ P_{2,out} \\ P_{3,out} \\ P_{4,out} \end{bmatrix} = \frac{(P_{Sig.} + P_{L.O.})}{4} \begin{bmatrix} 1 \\ 1 \\ 1 \\ 1 \end{bmatrix} + \frac{\sqrt{P_{Sig.} \cdot P_{L.O.}}}{2} \begin{bmatrix} \cos\left(\phi + \frac{3\pi}{2}\right) \\ \cos\left(\phi + \frac{\pi}{2}\right) \\ \cos(\phi + \pi) \\ \cos(\phi + 0) \end{bmatrix} \quad (4-4)$$

式 4-4 から、**I-ch** の出力ポート 1、2 と、**Q-ch** の出力ポート 3、4 はそれぞれ直行関係であり、両者を求めることで信号光の位相を求められる。また、出力ポート 1 に対しポート 2、およびポート 3 に対しポート 4 は、位相が π シフトした関係にあるため、差動受信によって同相成分を除去することで感度を高めることができる。

光導波路に位相誤差が生じた場合、式 4-4 に示される各ポート間の位相関係にずれが生じ、実際の光信号の位相と、求めた位相に誤差が生じることになる。したがって、特に **I-ch** と **Q-ch** 間の位相差は $\pi/2$ であることが望ましく、この位相のずれから光 90 度ハイブリッドの特性が評価される。




図 4-6 光 90 度ハイブリッドの模式図

4.4.2 戻り光低減のミラー設計

ここでは、PLC から PD への光結合において界面で反射された戻り光のビームが導波路に再結合するのを抑制することを目的に、ミラー角度の適切な設定範囲について検討する。

図 4-7 に想定する戻り光の模式図を示す。戻り光の検証は、導波路に戻ってきたビームと導波路の光結合効率を求めることで行った。2 章の検討結果から、ミラーで光路変換されて InP-PD に到達したビームの約 85% は透過して PD で光電変換されるものの、残りの 15% はミラー方向に反射されて、再び導波路と同じ面に戻ることになる。そこで導波路のモードフィールドと結合し、導波路を逆方向に伝搬するのが戻り光である。戻り光が導波路位置まで戻る光路長は長くなりビームが拡大するため、反射された光のすべてが戻り光になるわけではないが、特にミラー角度 45 度の場合は、戻ってきたビームの中心と、導波路のモードフィールド中心が一致するため、戻り光の強度は小さくないと予想される。一方でミラー角度が 45 度以外の場合、導波路出射端における導波路のモードフィールド w_0 と戻り光のビームのフィールド w_R の間には角度ずれ θ_{dif} と、軸ずれ a が生じることになる。この時の結合率 η は次式から求められる。

$$\eta(w_0, w_R, a, \phi) = \kappa(w_0, w_R) \cdot \exp \left[-\kappa(w_0, w_R) \cdot \left\{ \frac{a^2}{2} \left(\frac{1}{w_0^2} + \frac{1}{w_R^2} \right) + \frac{\pi^2 \theta_{dif}^2}{2\lambda^2} (w_0^2 + w_R^2) \right\} \right] \quad (4-5)$$

$$\kappa(w_0, w_R) = \frac{4}{\left(\frac{w_0}{w_R} + \frac{w_R}{w_0} \right)^2} \quad (4-6)$$

コアサイズ $4.5 \mu\text{m} \times 4.5 \mu\text{m}$ 、クラッド厚 $15.5 \mu\text{m}$ 、導波路出射部のモードフィールド半径 w_0 が $3 \mu\text{m}$ の石英系を想定し、ミラー角度 θ に対する戻り光の角度ずれ θ_{dif} と軸ずれ a 、および 2 章の検討から反射率を求め、式 4-5 を用いて、波長 $1.55 \mu\text{m}$ における戻り光損失のミラー角度 θ_{mirror} 依存性を求めた (図 4-8)。想定したようにミラー角度 45 度のとき、最も戻り光損失が小さく、約 10dB と見積もられた。この値は出射した光強度の約 10% が戻り光として導波路に結合することを示している。ミラー角度が 45 度からシフトすることで

戻り光損失は急激に増加していき、一般的に求められる 50dB の戻り光損失は、48.5 度以上のミラー角度で得られることが明らかになった。2 章では結合損失に注目してミラー角度を 45~60 度に設定したが、戻り光損失まで考慮すると 49~60 度が適切な角度範囲であることがわかる。

以上の結果より、ミラー角度によって戻り光損失を増加させることが可能であり、ミラー角度を 49~60 度の範囲で設定することで、低損失、かつ戻り光損失特性も良好な受光デバイスを設計できることが示された。




図 4-7 戻り光の模式図




図 4-8 戻り光損失の角度依存性

4.4.3 作製方法

4.3 節と同様に、3.2 節の (1) ~ (5) の工程によってテストサンプルの作製を行った。光 90 度ハイブリッドを集積した石英系 PLC をプラットフォーム基板として用い、出力導波路の領域に反転型の pin-PD 用エピタキシャル層を成長させて InP チップをボンディングし、PD を作製した。伝送特性の評価を目的に TIA と接続するため、受光部の設計は TIA 接続設計とした。

図 4-9 に作製したコヒーレントディテクタのチップ写真を示す。チップ表面には PD にバイアス電圧を供給するための電源回路としてチップコンデンサが搭載されている。チップ内の 3 mm×7 mm の領域に光 90 度ハイブリッドが集積され、その出力側に 4 つの高速 PD が形成されており、個別の PD をレンズやキャリアを用いて実装した場合と比較して小さい面積に PD を集積できることが示されている。したがって、ヘテロジニアス集積型 PLC のチップサイズは、石英系 PLC のチップサイズに依存していることがわかる。図 4-10 にミラー・PD 集積部の顕微鏡写真を示す。PD の受光部と信号線のパッドがミラー側に設けられ、ミラーに沿ってダイシングされてチップ端に受光部が配置されることで、4PD と TIA を接続しやすい配置になっている。TIA と PD が近接することで信号線パッドのワイヤボンディングを短い距離で行うことが可能である。




図 4-9 チップ写真




図 4-10 ミラー・PD 集積部の顕微鏡写真

4.4.4 評価結果

作製したコヒーレントディテクタの受光特性として、4PD の周波数応答特性と受光感度を測定し、評価を行った。測定は、波長 $1.55 \mu\text{m}$ の光を、信号光の光入力部に光ファイバを調芯することで入力し、PD のパッドにプローブでコンタクトすることで光電流を測定し、光コンポーネントアナライザを用いて周波数応答測定を行った。

図 4-11 に出力ポート毎の損失を示す。測定した受光感度と PD 単体の受光感度から損失が求められる。この損失には、原理損失 (6 dB) とファイバ結合損失を含む PLC の過剰損失 (約 3.2dB) が含まれている。入力側に偏波コントローラを導入して、受光感度が最大と最小になるように入力偏波状態を制御し、それぞれの受光感度を測定している。原理損と過剰損を除くと、PLC-PD 間の結合損失は平均で 1dB 以内が得られ、4PD 間のばらつきをみると $\pm 0.4\text{dB}$ 以内であり、均一で低損失な受光ができていることを明らかにした。また偏波の違いによる最大最小の損失差はおよそ 0.2dB であった。これは、今回のミラー角度 58 度における透過率の偏波依存性によるものと考えられ、算出した値とほぼ一致している。図 4-12 に逆バイアス電圧 3 V における 4PD の周波数応答特性を示す。27 GHz の 3dB 帯域が得られ、4PD で均一かつ高速な応答特性が得られている。PD 単体設計から TIA 接続

設計に変更したが、それによる特性劣化は見られず、本設計においても従来の PD と同等の特性を実現可能である。

次に戻り光損失の測定を行った。測定は OLCR (optical low coherence reflectometry) 法により反射減衰量を測定することで行った[4.5]。テストサンプルは信号光の入力側に偏波制御に用いる波長板を挿入する溝を設けたコヒーレントディテクタのチップを用いて測定を行った。図 4-13 に測定した反射戻り光損失を示す。一般的に光デバイスへの光入力では反射防止膜を設ける、あるいは、端面にある程度の角度をもたせる等の手法により、反射戻り光を抑制するが、今回は入力部の基準ピークを観測するため、コヒーレントディテクタの導波路への光入力は垂直な端面に対して行っており、反射戻り光が発生する。短距離側に現れるピークが入力端からの反射に対応するため、そのピークを距離 0 mm の基準とした。入力端から PD 光結合部までの導波路長さは約 51.8 mm であり、波長板溝まで 18.6 mm である。入力端に対応するピークから 18 mm 強のあたりに 2 つ目のピークがあり、これが波長板溝の反射に対応すると考えられる。一方で入力端から 51.8 mm のあたりにはピークがみられず、PD 受光部からの反射戻り光は見られなかった。本節で検討したように、58 度のミラーを形成することで反射戻り光を十分抑制可能であることを明らかにした。




図 4-11 出力ポート毎の損失




図 4-12 出力ポートの周波数応答特性




図 4-13 戻り光損失の反射位置依存性

次に受信デバイスとしての特性を評価するため、作製したコヒーレントディテクタに 28 Gbaud の QPSK 信号を入力し、その信号復調特性を評価した。図 4-14 に評価系セットアップのブロック図を示す。2つの波長可変レーザを信号光、および局発光の光源として用いた。信号光は 10 段 ($2^{10}-1$) の PRBS (pseudo random bit sequence : 擬似ランダムビットシーケンス) 信号で QPSK 変調され、コヒーレントディテクタに入力される。PD と TIA はワイヤボンディングで接続され、TIA から出力される信号はデジタルオシロスコープによって測定される。オシロスコープにストレージされた信号を、オフラインでデジタル信

号処理することで信号の復調を行う。OSNR 35dB のとき、図 4-15 に示す明瞭なコンスタレーションが得られ、信号の復調が確認された。また OSNR 17dB のとき、信号の品質を示す Q 値は 9.8dB となり、デジタルコヒーレント光伝送で用いられる前方誤り訂正のしきい値 6.5dB よりも高い値が得られ[4.6]、コヒーレントディテクタが実際の光伝送に適用可能な特性を有していることが明らかになった。




図 4-14 伝送特性評価のブロック図




図 4-15 コンスタレーション

4.6 まとめ

本章では、受信デバイスに向けたヘテロジニアス集積型石英系 PLC の基本受光構造の確立を目的に、InP-PD を集積し、マイクロミラーによる光結合構造を形成した受信用石英系 PLC の作製と評価について述べた。

受信デバイスを構成する上で必要な PD と TIA の接続を考慮した受光部の設計について検討した。PD の信号引き出し方向を変えることで、PLC-PD 間の光結合構造を維持したまま、TIA の複数の信号入力パッドに対応したピッチかつ短いワイヤで接続可能な構造を示した。次に、PD とマイクロミラーを同時集積した受信用石英系 PLC を作製し、モノリシック集積の受光部と比較しても遜色ない小型の受光構造を実現した。ミラーを介した PD へ

の光結合の評価においても、PD の高速な周波数特性 ($f_{3dB} = 27\text{GHz}$) はそのままに、低損失な光結合 (0.8~1.0dB) を実現し、本研究の光学設計によって高速な光信号の受光に適した構造が作製可能であることを示した。さらに、受信デバイスへの適用性を検証するため、光 90 度ハイブリッド上に 4 つの PD を集積した、受信用石英系 PLC によるコヒーレントディテクタを作製して評価した。石英系 PLC の高精度な位相制御干渉回路とヘテロジニアス集積による PD の均一な受光特性によって、32Gbaud の QPSK 信号の良好な復調特性を得ることに成功した。

以上のように、ヘテロジニアス集積技術を用いることで個別素子の位置合わせや実装といった従来のハイブリッド集積で必要だった工程を省略し、PD やミラーをフォトリソグラフィプロセスによって作製することで小型低損失な PLC-PD 結合構造を実現し、その受光特性は、受信デバイスに適用可能な特性を有することを明らかにした。

5章 ヘテロジニアス集積型 PLC による小型高機能な受信デバイス

5.1 まえがき

本章では、本研究のコンセプトである InP-PD のコンパクトな光結合構造と、光回路と PD を 1 チップに一括して集積したデバイスの具体例として、ヘテロジニアス集積技術による小型高機能なデジタルコヒーレント伝送用受信光デバイスについて検討を行った。ヘテロジニアス集積技術を石英系 PLC に導入することで、異種材料である InP の高速 PD を、高スループットのウェハプロセスで均一かつコンパクトに集積することが可能であり、石英系 PLC に集積する光回路機能と集積する PD 数を拡張することによって様々な機能をもつ受信デバイスを実現することが可能である。

はじめに小型コヒーレント受信用集積型 PLC について検討をおこなった。同時に、実用化されているコヒーレントレーザの小型化と実装の簡易化を目的としてサイズと特性の観点からモジュールへの適用性の検証を行った。はじめに、コヒーレント受信に求められる石英系 PLC による光回路（光 90 度ハイブリッド、PBS、VOA）について検討する。そして、それらを集積した光回路を用いて、8 つの高速 PD とモニタ用 PD を直接集積することで小型のコヒーレントレーザの作製を行う。さらに、コヒーレントレーザモジュールへの適用に向けて、集積型 PLC を用いた評価ボードの作製を行った。実際に 100 Gb/s の信号の伝送を試み、その復調特性について述べる。

次に更なる通信容量の増大を目指した高機能化の例として、100 Gb/s 用の約 2 倍の規模となるデュアルキャリア-小型コヒーレントレーザについて検討する。多数の光回路を集積しつつ、チップサイズの増加を抑制するため、さらに曲げ半径を小さくすることが可能な 5%- Δ 導波路を導入し、その際に懸念される損失と位相誤差の増加に対する検討を行う。そして、16 個もの PD と 4 つの光 90 度ハイブリッド、2 つの偏波ローテータ、PBS を 1 チップに集積した受信用集積型 PLC の作製を検討する。さらに、デュアルキャリアの各 ch において、200 Gb/s のコヒーレント伝送を評価し、正味 400 Gb/s（ 2×200 Gb/s）の復調特性について述べる。

5.2 小型コヒーレント受信用集積型 PLC、およびモジュール適用性の検証

一般的にコヒーレント受信用の光デバイスは PBS と光 90 度ハイブリッドといった光回路機能と、8 つの PD による高速な光電変換素子により構成される[5.1-5.3]。今回は石英系 PLC の光回路拡張性を活かし、VOA（variable optical attenuator：光減衰器）と、信号光強度や減衰量をモニタするためのタップ回路とモニタ PD を VOA の後段に配置する構成を採用する[5.4]。VOA を設けることで、PD に入力される光強度を調整し、TIA の特性が十分得られる範囲に PD からの光電流を制御することが可能になる。図 5-1 に本節で検討する、

コヒーレント受信用集積型 PLC の機能ブロック図を示す。信号光ポートに入力される光は、まず VOA で光強度を制御され、その一部は光強度をモニタするためタップされて PD で検出される。主信号はその後 PBS へ入力されることで、TE・TM 光に偏波分離され、TE 光は X ポート側の光 90 度ハイブリッドへ伝搬し、TM 光は偏波ローテータで TE 光に偏波回転された後、Y ポート側の光 90 度ハイブリッドへ伝搬する。局発光はここでは TE 光を想定し、局発光ポートに入力された後、分岐され、光 90 度ハイブリッドに入力される。信号光と局発光が入力された X・Y ポートの光 90 度ハイブリッドにおいて、信号光の位相状態に応じて位相-強度変換がなされる。その後、PD で光信号が電気信号に変換され、TIA で増幅された後、デジタル信号処理により復調される。

このようにコヒーレント受信用光デバイスを実現するためには、様々な種類の光回路素子と、複数の高速 PD およびモニタ PD といった光機能素子が搭載する必要がある。しかしながら、4 章で触れたようにヘテロジニアス集積型 PLC のサイズは光回路のサイズに律速される。ヘテロジニアス集積によって PLC-PD の光結合構造はモノリシック集積と同等のサイズでコンパクトに集積できるものの、光回路部分に関しては機能の拡張のために光回路をいくつも集積するため、サイズが大きくなってしまう可能性がある。そこで本研究のコンセプトである高機能化と小型化の両立の実現のため、コヒーレント受信用の光デバイスに向けては、はじめに光回路の小型化を検討し、各要素回路 (PBS、光 90 度ハイブリッド、VOA) の光学特性の検証を行う。そして、そのコンパクトな光回路プラットフォームを用いることで小型・高機能なヘテロジニアス集積型 PLC の検討を行う。

また作製するヘテロジニアス集積型 PLC の実用化を踏まえた検討として、実用のコヒーレントレーザモジュールへの適用性の検証を行う。コヒーレントレーザに関する規格として、OIF (optical internetworkin forum) という光通信の業界団体での議論により合意された標準規格が作成されている[5.5]。こういった標準規格に沿ったモジュールや装置を作製することで開発のコストを抑えられ、より多くの人々に大容量な光ネットワークを届けることのできるため、実用のモジュールは標準規格に沿って実装されることがほとんどである。コヒーレントレーザモジュールを実現するには、複数の光回路機能や高速な受光素子をモジュール内に高精度に実装する必要があるが、それらが 1 チップに集積されたヘテロジニアス集積型 PLC を用いることで、モジュールの小型化だけでなく、実装の簡易化や部品点数の削減に貢献することが可能である。そこで標準規格のモジュールサイズと光学特性から、集積型 PLC のサイズと特性の適用性を検証し、モジュール化の評価ボードに実装し、100 Gb/s のコヒーレント伝送の特性について検討を行う。




図 5-1 コヒーレント受信用集積型 PLC の機能ブロック図

5.2.1 光回路の小型化

光回路を小型にするためには、曲げ半径の小さい導波路で光回路を設計することが必要である。しかし、単純に曲げ半径を小さくするとコアを伝搬するモードが崩れ、放射モードになってしまい、損失が発生することになる。したがって、曲げ半径を小さくするためには伝搬モードが維持されるよう導波路への光の閉じ込めを強くする必要がある。光の閉じ込め効果を高める手法として一般的なのがコアとクラッドの屈折率差を高める方法である。比屈折率差 Δ は、コアの屈折率を n_1 、クラッドの屈折率を n_0 として、式 5-1 で定義され、この値が大きいほど導波路への光の閉じ込め効果が高く、導波路の曲げ半径を小さくしても光の漏れによる損失が小さいという利点がある。本研究の光通信領域で用いられるシングルモードを用いる導波路を設計する場合には、コアの断面サイズを小さくする等によってマルチモードを励起しない設計が必要となる。この際に伝搬する光のモードフィールドも小さくなるため、導波路から入出力する際に回折されやすく、ビーム径が広がることになる。そのため、モードフィールド径の異なる光ファイバ等との接続で損失が生じやすいという面もある。また屈折率差が大きくなることで製造ばらつき等によって光路長、つまり位相誤差が生じやすくなり、干渉計で所望の特性を得ることが難しくなるという課題もある。このような課題は屈折率差に起因するものであり、特に屈折率差の大きい Si フォトニクスにおいて高精度な干渉計の実現が難しい要因となっている。

$$\Delta = \frac{n_1^2 - n_0^2}{2n_1^2} \quad (5-1)$$

本節の検討では、曲げ半径を小さくしつつも、ファイバ接続損失や位相誤差の増加の影響

響が小さい Δ として 2.5%- Δ の導波路を選択して検討を行う[5.6-5.8]。PLC-PD の光結合を考えると、コアサイズ $3.5 \mu\text{m} \times 3.5 \mu\text{m}$ 、クラッド厚 $16.5 \mu\text{m}$ におけるモードフィールド半径は $2.2 \mu\text{m}$ であり、2.4.2 項の検討からクラッド厚 $27 \mu\text{m}$ 以下では結合損失として 0.1 dB 以下となり、これまで検討に用いてきた 1.5%- Δ の導波路と同等の低損失結合が可能である。最少曲げ半径の設計は 2.0 mm (1.5 %- Δ) から 1.0 mm (2.5 %- Δ) まで低減することができ、その結果、PBS と 2 つの光 90 度ハイブリッドをレイアウトした場合、図 5-2 のように約半分のチップサイズ ($11 \text{ mm} \times 11 \text{ mm}$) が実現可能である。本節ではこのレイアウトを基に、信号光入力パワーのダイナミックレンジの拡大を目的に、さらに VOA とモニタ PD 用タップの集積を検討し、高機能化を図った。




図 5-2 Δ によるチップサイズの違い

(左) 1.5 %- Δ 設計 ($14 \text{ mm} \times 19 \text{ mm}$)、(右) 2.5 %- Δ 設計 ($11 \text{ mm} \times 11 \text{ mm}$)

5.2.2 モジュール内実装サイズの比較

ここでは、本研究の集積型 PLC のサイズや実装性の観点から、標準規格のコヒーレントレーザモジュールへの適合性について述べる。図 5-3 に標準規格におけるコヒーレントレーザモジュールのパッケージの模式図を示す。先行して規格化されたパッケージ (Type1) と、より高密度なシステムを対象としたパッケージ (Type2) があり、ピンや固定穴といったインターフェースの位置は固定で、パッケージの外形は定められた最大サイズ以下にすることが求められている。石英系 PLC を用いる場合、光 90 度ハイブリッドや PBS を集積した石英系 PLC に加えて、PD、TIA およびこれらを駆動してパッケージ外部に電気信号を伝送する電子回路を実装することでコヒーレントレーザモジュールが構成される。Type2 は Type1 に実装される機能はそのままに小型化を図ったものであり、小型の機能素子を高密度に実装することが求められる。

図 5-4 にこれまでに開発されたコヒーレントレーザモジュールと[5.4, 5.9]、ヘテロジニアス集積型 PLC を実装した想定の実装構造の模式図を示す。個別素子実装では、石英系 PLC や PD、TIA を搭載した後、レンズ結合により PLC-PD 間の光結合を行う。光軸のアライメントは PD の光電流をモニタしながらレンズ位置の微調整を繰り返すことで行う。面型 PD の受光面をレンズ側に向けるためのキャリアやレンズといった部材や、搭載するための面積が必要となるため、Type1 のモジュールに適用される。ハイブリッド集積では、マイクロレンズアレイを用いた PLC チップ端面への搭載により、レンズ実装の面積を大幅に縮小することができる。実装面積の縮小がモジュールの小型化に寄与し

ており、Type1 のモジュール短尺化とともに Type2 への適用も視野に入るサイズとなっている。一方で PLC-PD の光結合は受光感度をモニタしながらアクティブアライメントすることで行われ、また PD のキャリアといった部品が必要な点は個別素子集積と同様であり、煩雑な実装工程への課題が残る。それに対し、本研究の集積型 PLC では、ウェハプロセスで PLC 上に PD が直接集積されることで複雑な光学アライメントを省いた工程で実装することが可能になる。またレンズやキャリアといった部材も必要なく部品点数の削減にもつながっている。ヘテロジニアス集積技術は小型化だけでなく、実装工程の簡略化や部品削減など、実用においても有用な技術であることがわかる。さらに本節では PLC 自体の小型化も成され、Type1 はもとより Type2 モジュールパッケージに対しても、余裕をもって搭載可能なサイズとなることを明らかにした。したがって本研究の集積型 PLC は、標準規格のコヒーレントレーザモジュールに対して適用可能なサイズといえる。さらに、実用化されているモジュールに搭載されているデバイスを置き換えることで、実装面でも寄与する技術であると考えられる。




図 5-3 モジュールのパッケージの模式図




図 5-4 モジュール内実装構造の比較模式図

5.2.3 光回路特性の評価

ここでは、コヒーレント受信器に集積する PBS と VOA の動作、および石英系 PLC により作製した PBS、光 90 度ハイブリッド、VOA の特性について述べる。石英系 PLC はコアサイズ $3.5 \mu\text{m} \times 3.5 \mu\text{m}$ 、クラッド厚 $16.5 \mu\text{m}$ 、 $2.5\% \cdot \Delta$ の高 Δ 導波路を用いている。

図 5-5 に波長板型 PBS の構成を示す。波長板型 PBS はスプリッタと 2×2 MMI によるマッハツェンダ干渉計で構成され、アーム導波路に設けられた溝へ $\lambda/4$ 波長板を挿入し、伝搬する偏波に位相差をつけることで PBS として機能する[5.10-5.11]。 $\lambda/4$ 波長板は、片方のアームには遅軸を基板水平方向にして挿入し、もう一方のアームには遅軸を基板垂直方向になるように挿入する。こうすることでアーム間に $\pi/2$ の位相差が導入され、かつ偏波ごとに位相差をつけられるアームが異なるため、MMI で出力されるポートが TE・TM で異なることになる。PBS の特性は偏波消光比 (polarization extinction ratio (PER)) により評価する。偏波消光比は、TE、TM 偏波をそれぞれ入力して各出力ポートにおける損失を測定し、その比を示したものである。コヒーレントレシーバには一般的に 20dB 以上の偏波消光比が求められる。図 5-6 に作製した波長板型 PBS の偏波消光比を示す。1520 nm から 1580 nm に渡って 20 dB 以上の偏波消光比が得られており、高 Δ の石英系 PLC において、

十分な特性を有する PBS が作製できることを明らかにした。

光 90 度ハイブリッドは 4.4.1 項で述べた構成で、局発光側の分岐に 2×2 MMI を用いることで、遅延線を用いた場合と同様の $\pi/2$ の位相回転を行っている。90 度ハイブリッド回路の評価は I-Q 間の位相差により行う。設計上は 90 度の位相差であるが、加工誤差や屈折率分布のばらつきなどで位相誤差が生じ、設計からずれる場合がある。測定は次のように行う。1.55 μm 帯の ASE 光を 2 分岐し、信号光ポートと局発光ポートにそれぞれ入力するが、このとき信号光側は遅延線を介して入力することで信号光と局発光を干渉させる。遅延線の長さは 100 GHz の FSR となるように設定する。そして各出力ポートの波長スペクトルを測定し、信号光と局発光の干渉状態により生じる I-Q 間の波長シフトから位相差を求めることができる。図 5-7 に作製した光 90 度ハイブリッドの I-Q 間位相差を示す。位相差は 90 度から ± 3 度のずれであり、コヒーレントレーザに求められる ± 5 度と比較しても小さい位相誤差で 90 度ハイブリッドが形成されている。

図 5-8 に VOA の構成を示す。VOA は 2×2 カプラによるマッハツェンダ干渉計で構成される。アーム導波路の上面に設けられたヒータを用いることで、TO 効果により導波路の屈折率を変化させ、アーム間に位相差をつけることで、カプラの出力ポートにおける光強度の分岐比を制御する。今回の構成では、VOA のクロスポート後段に 9 : 1 カプラを設け、光強度の 10% をモニタポートとして、入力される信号光強度と VOA による光減衰量をモニタする。図 5-9 に作製した VOA における、減衰量と PDL のヒータ駆動電力依存性を示す。片アームの駆動電力を増加させるにつれて減衰量も増加し、420 mW で 10dB 減衰が得られている。一方で、PDL も駆動電力の増加に対して大きくなっている。これは、 SiO_2 の熱伝導性が低いため、ヒータによる温度上昇が大きいほど、導波路コアの上面と下面側で温度勾配が大きくなり、断面方向と水平方向で屈折率変化に差が生じ、結果としてアーム間で生じる位相差に偏波依存性が生じたためと考えられる。プッシュプル駆動により PDL の増加は低減できると考えられるが、今回の構成では PDL が急激に増加する手前の 10dB までの減衰が現実的と考える。




図 5-5 波長板型 PBS の構成




図 5-6 PBS の偏波消光比




図 5-7 I-Q 間の位相差




図 5-8 VOA の構成




図 5-9 VOA の消光特性

5.2.4 作製方法

4.4.3 項と同様の工程によって評価用サンプルの作製を行った。石英系 PLC には、VOA、PBS、光 90 度ハイブリッドの導波路パターンが形成され、表面に VOA を駆動するヒータ配線と PD へのバイアス用配線形成されている。波長板型 PBS はダイシングにより溝を形成し、波長板を挿入することで完成する。PD は信号受光用の PD が 8 つ、VOA 透過後の信号光強度をモニタするための PD が 1 つ集積されている。

図 5-10 に作製したコヒーレント受信用集積型 PLC のチップ写真を示す。石英系 PLC の高 Δ 化によりコヒーレントレーザに求められる光回路機能を小型 1 チップに集積し、さらにヘテロジニアス集積技術によって複数の高速 PD とモニタ用 PD を石英系 PLC のサイズを増加させることなく搭載することで、チップサイズ 11 mm \times 11 mm の小型の集積型 PLC を実現した。PD は TIA との接続を考慮して、チップ端に、TIA に合わせる配置で X および Y ポート毎にまとめられている。




図 5-10 チップ写真

5.2.5 評価結果

作製したコヒーレント受信用集積型 PLC の受光特性として、8 つの信号受光用 PD の I-V 特性、受光感度、周波数応答特性を測定し、評価を行った。I-V 測定は、暗室で PD にプロービングしながら、半導体パラメータ・アナライザを用いて電圧・電流測定により行った。また受光感度と周波数応答特性は、波長 $1.55 \mu\text{m}$ の光を信号光の光入力部に光ファイバを調芯することで入力し、PD をプロービングして光電流を測定し、光コンポーネントアナライザを用いて OE の周波数応答測定を行った。

図 5-11 に PLC 上に作製した信号受光用の 8 つの PD の I-V 特性を示す。逆バイアス電圧 3.5 V 時の暗電流は約 6 nA と低く、欠陥等によるショートは見られなかった。また 8 つの PD でトレースが揃っており、PD が均一に形成されていることが明らかになった。得られた受光感度から 8 つの出力ポート間の損失ばらつきを求めたところ、全ポート間で 0.6 dB 以内のばらつきであった (図 5-12)。この結果は、集積された各光回路とミラーによる光結合が均一に形成されており、均一な損失になっていることを示している。今回の構成では PBS による偏波分離後に、TM 光は $\lambda/2$ 波長板により TE 光に偏波回転されるため、4 章のコヒーレントディテクタの受光感度の偏波依存性が解消されている。また、TE 光と TM 光をそれぞれ信号光ポートに入力して偏波消光比を評価し、全ポートで 20dB 以上の値が得られていることを確認した。次に 8 つの PD に逆バイアス電圧 3.5 V を印加した際の OE 周波数応答特性を測定した。図 5-13 に規格化 OE 周波数応答特性を示す。全 PD において、 25 GHz 以上の 3dB 帯域が得られており、8 つの PD を集積した場合においても高速な受信に十分な帯域が得られた。

以上のように出力ポートが 8 つに拡張された集積型 PLC においても、石英系 PLC による均一な光回路特性と、ミラーおよびヘテロジニアス集積 PD による高速な受光特性によって、全ポートでコヒーレント受信に適用可能な特性を実現した。




図 5-11 I-V 特性




図 5-12 出力ポート間の損失ばらつき




図 5-13 周波数応答特性

5.2.6 モジュール化評価ボードの試作・評価

コヒーレントレシーバモジュールへの適用に向けて、作製した集積型 PLC を用いて評価ボードを作製し、100 Gb/s コヒーレント光伝送における復調特性について述べる。表 5-14 に 32 Gbaud 対応コヒーレントレシーバモジュールの OIF 標準規格における光学特性と、作製した集積型 PLC の光学特性の比較を示す。モジュール特性に対して、集積型 PLC の特性は、標準規格のモジュール特性を上回っておりマージンのある特性が得られている。集積型 PLC は、エピタキシャル層の転写工程以外の、PD および光回路の基本的な層構造と作製工程は個別素子の場合と同じになるため、製造ばらつきによる特性変動も、既に実用化されている個別素子の場合とほぼ同等と考えられ、特性の観点においてもモジュールへの適用が可能であると考えられる。

続いて、モジュール化と伝送特性の検証を目的に、モジュール内部実装と同様の部品・デバイスを搭載した評価ボードの作製を行った(図 5-15)。評価ボードは、コヒーレントレシーバの動作に必要な、電源および制御用の端子と、高周波信号出力用に 50Ω のインピーダンス整合された線路とコネクタで構成された電気インターフェースが搭載されたボードである。このボード上にモジュール用の各部材を搭載し、電気接続することでコヒーレントレシーバモジュールの評価ボードとして完成する。ボード上に高周波配線、TIA、チップコンデンサ等を搭載した後、集積型 PLC を PD の電極パッドと TIA の電極パッドが近接するように配置して固定を行う。その後、PD-TIA や TIA-高周波配線などをワイヤボンディングで接続し、最後にファイバを集積型 PLC に接続する。Type1 に適合するサイズのモジュール用部材を用いた結果、評価ボード上のモジュール用実装面積は $19 \text{ mm} \times 23 \text{ mm}$ とな

り、集積型 PLC を含めて Type1 に適合する面積で実装可能であることが示された。Type1 の最大モジュールサイズの半分以下の面積で実現できおり、集積型 PLC のサイズに対して実装面積に余裕があるため、さらに Type2 に適合する部材を用いることで、Type2 に適合可能な実装面積まで小型化が可能と考えられる。

表 5-14 標準規格（光学特性部抜粋）と集積型 PLC の光学特性比較

項目	単位	OIF 標準	集積型 PLC
小信号帯域 (3dB)	GHz	≥ 22	>25
位相誤差	\pm deg	≤ 5	<3
反射戻り光損失	dB	≥ 22	>30
ch 間スキュー	ps	≤ 10	0 (設計)
ch 間スキューばらつき	ps	≤ 5	0 (設計)




図 5-15 作製した評価ボード（実装面積 19 mm×23 mm）

次にコヒーレントレーザとしての特性を評価するため、作製した評価モジュールに 32 Gbaud の DP (dual polarization : 偏波多重) -QPSK 信号を入力し、100G における信号復調特性を評価した。図 5-16 に評価系セットアップのブロック図を示す。2 つの波長可変レーザを信号光、および局発光の光源として用いた。信号光は 15 段 ($2^{15}-1$) の PRBS 信号を、2 つの QPSK 変調器と偏波ビームコンバイナを搭載した DP-QPSK 変調器へ入力することで DP-QPSK 変調し、受信用集積型 PLC に入力する。このとき信号光強度は-3 dBm、局発光強度は+16 dBm であった。PD は X および Y ポート毎、TIA にワイヤボンディングで接続され、TIA から出力される信号はデジタルオシロスコープによって測定される。オシロスコープにストレージされた信号を、オフラインでデジタル信号処理することで信号の復調を行う。ASE によるノイズ負荷無し (OSNR =38dB 相当) のとき、図 5-17 に示す明瞭なコンスタレーションが X および Y ポートで得られ、信号の復調に成功した。。OSNR 16dB のとき、信号の品質を示す Q 値は 9.1dB となり、デジタルコヒーレント光伝送で用

いられる前方誤り訂正のしきい値 6.5dB よりも高い値が得られた[4.7]。このような結果から、8つのPDの均一な受光特性と、石英系PLCによる高精度な偏波・位相制御により、優れた特性を有するコヒーレントレシーバを実用のモジュールサイズで実現したと考えられる。

さらにVOA集積による伝送特性向上の効果を評価するため、VOA動作時の復調特性評価を行った。図5-18にQ値の入力後強度依存性を示す。入力する信号光強度は-4 dBm から+12 dBm で変化させている。VOAを動作させない場合、信号光強度が-4 dBm から+4 dBm まで増加するにつれてQ値も増加する一方で、信号光強度が+6 dBm 以上になるとQ値は減少していく。これはTIAに入力される光電流が増加し、TIAの線形応答範囲を超えることで、出力信号に非線形ノイズが生じたためと考えられる。一方で、VOAを動作させ、入力光強度を減衰させることで+6 dBm 以上においてもQ値の劣化はみられない。図5-19にQ値のOSNR依存性を示す。信号光強度は-3 dBm から+7 dBm に増加する際、VOAの減衰量を0から10 dBまで調整することで、入力される信号光強度を-3 dBm に一定に保たれる。VOAのヒータ駆動による熱でチップ温度は増加しているが、Q値はほぼ変化していない。これらの結果から、小型チップへの機能拡張としてVOAを集積し、入力される光信号強度に対するダイナミックレンジ向上を実現した。




図 5-16 伝送特性の測定系




図 5-17 コンスタレーション




図 5-18 Q 値への VOA による入力光強度調整




図 5-19 Q 値の OSNR 依存性

5.3 デュアルキャリア-小型コヒーレント受信用集積型 PLC

ここでは、更なる通信容量の拡大に向けた高機能化の例として、デュアルキャリア化し、変調の多値度を QPSK から 16QAM にすることで、前節の 100 Gb/s の 4 倍となる 400 Gb/s に対応するコヒーレント受信用の集積型光デバイスを検討する。デュアルキャリア対応のため、100 Gb/s 用の 2 倍の規模の光回路と PD が必要になるが、本研究のコンセプトである石英系 PLC とヘテロジニアス集積の拡張性を活かすことで、必要な素子を集積したデバイスを実現できると考えられる。具体的な機能ブロック図を図 5-20 に示す。2 つのキャリアに対応する 2 つの ch があり、それぞれ 2 つの光 90 度ハイブリッド、偏波ローテータと 8 個の PD で構成される。PBS は各 ch で共通で利用し、信号光は PBS で偏波分離された後、さらに各 ch に向けて分岐されて、各 ch の光 90 度ハイブリッドに入力される。一方、局発光は信号光のキャリア周波数に合わせて入力することで ch 毎の信号復調を行う [5.12-5.13]。このように多数の光回路を集積しつつ、チップサイズの増加を抑制するため、石英系 PLC の更なる小型化が求められる。そこで、曲げ半径をさらに小さくすることが可能な 5%- Δ 導波路を導入し、その際に課題となる損失と位相誤差の増加に対する検討を行う。そして、16 個もの PD と 4 つの光 90 度ハイブリッド、2 つの偏波ローテータ、PBS を 1 チップに集積した受信用集積型 PLC を作製し、デュアルキャリアの各 ch において、32 Gbaud DP-16QAM 信号の伝送特性の評価を行う。これら検討を通じて、光学特性と正味 400 Gb/s (2×200 Gb/s) の復調特性によって、さらに高機能化した受信用集積型 PLC の検証を行う。




図 5-20 集積型 PLC の機能ブロック図

5.3.1 光回路の小型化

前節では小型化のため、従来の 1.5%- Δ 導波路（曲げ半径 2 mm）ではなく、2.5%- Δ 導波路（曲げ半径 1 mm）を用いて曲げ半径を小さくすることで光回路の小型化を行った。本節で検討するデュアルキャリア対応の受信用集積型 PLC では、集積する機能素子数が約 2 倍になるため、更なる小型化が求められる。そこで本節ではコアサイズ $2.6 \mu\text{m} \times 2.6 \mu\text{m}$ の 5%- Δ 導波路を採用し、曲げ半径を最小 0.3 mm という InP 系の埋め込み導波路と同程度まで小さくすることで、チップサイズの大型化を抑制し、高機能な集積型 PLC の実現を図った[5.14-5.15]。一方で新たに課題になるのが、損失と位相誤差の増加である。高 Δ 化に伴って、導波路を伝搬する光のモードフィールドがさらに小さくなることで、光ファイバ等との接続でモードフィールドの不一致により損失が増加する。また PBS や偏波ローテータを構成するために波長板を挿入する溝を設けているが、溝の通過時に導波路から一度出力される際に回折が大きいため、ビームが広がってしまい、再び入力される導波路とのモードフィールドの不一致が大きくなり、損失が増加する。これは、導波路のモードフィールドと比較して、PD の受光径は大きいため影響は少ないが、回折によるビーム拡大は PLC-PD との光結合損失にも影響する可能性がある。そこでファイバ結合損失と波長板溝の過剰損失を低減するため、SSC (spot size converter : スポットサイズ変換器) を導入し、伝搬する光のモードフィールドを拡大することによる低損失化を検討した。一方で位相誤差は、特に干渉計において、透過・消光波長のシフトを引き起こし、特性を劣化させる要因になる。位相誤差の低減は、ヒータ等を設けて TO 効果による調整もあるが、石英系 PLC にお

いては、レーザ照射により電力を消費することなく屈折率調整する手法が開発されており [5.16]、光 90 度ハイブリッドはこの手法によって所望の特性にトリミングすることができる。干渉計の光回路である PBS も同様にトリミング可能であるが、本研究では溝を利用した簡便なトリミング手法として、波長板を溝に固定する樹脂の屈性率により調整する手法を検討した。次項より、5%- Δ 導波路における具体的な損失と位相誤差の低減手法について述べる。

5.3.2 ファイバ接続および波長板溝における光損失の低減

ここでは、高 Δ 化に伴って増加するファイバ接続損失および溝の過剰損失を、SSC を用いたモードフィールド拡大によって低減する手法について検討する。SSC の構造には、導波路設計のみで簡便に実現可能なテーパによって導波路幅の変化させる、2 次元的アプローチの構造 [5.17] や、導波路設計に加えて、追加の作製プロセスによって垂直方向にも構造の変化を設け、等価的に導波路高さを変化させる、3 次元的アプローチの構造がある [5.18]。3 次元的アプローチの場合、水平および水平方向でモードフィールドを制御することによって対向する導波路とのモードフィールド整合が容易であり、低損失化を期待できる一方で、コアを多段階で加工する工程や、コアの上下に追加の成膜を行う工程など、作製プロセスにかかる負担が大きいという課題がある。2 次元的アプローチでは、太幅テーパの場合、面内方向へのモードフィールド拡大は簡単に実現できるものの、垂直方向で拡大することは難しい。一方、細幅テーパの場合は、導波路幅を徐々に狭くすることで等価的に屈折率を下げ、光の閉じ込めを弱くすることによってモードフィールドを拡大できるため、水平および垂直方向での拡大が可能である。細幅テーパは追加の作製プロセスを伴わずに低損失化可能な手法であるが、今回の 5%- Δ 導波路に適用した場合、ファイバ接続損失を低減するためには、導波路幅を 10 分の 1 に近い 0.3 μm まで細くする必要があり、加工ばらつきに対するトレランスが低いという課題がある。それに対し、本研究では導波路を 3 分岐のする構造を有する SSC (以下、3 分岐 SSC) を用いて、5%- Δ 導波路のモードフィールド拡大を検討した。

3 分岐 SSC は、Y 分岐のように光を分割する分岐構造と分割部に接続された 3 つの細幅テーパ導波路で構成される。分岐損失を低減するため波面製合法で設計された長さ 0.4 mm の分岐構造と [5.19-5.20]、3.5 μm ピッチで配置された長さ 0.5 mm の 3 つの細幅テーパ導波路により、1 mm 弱の長さでシングルモードファイバと同程度までモードフィールドを拡大するように設計されている。

図 5-21 に 3 分岐 SSC および導波路の模式図と、それぞれのモードフィールドを示す。SSC なしの導波路で 3.0 μm 程度のモードフィールドが、3 分岐 SSC によって 10 μm 近くまで拡大されていることがわかる。さらに 3 分岐 SSC と従来の細幅テーパ構造の SSC において、SSC 端の導波路幅をパラメータとしてファイバとの光結合損失を測定し、比較を行った (図 5-22)。0.2 μm 以下の導波路幅は加工ができなかったものの、どちらの SSC に

においても 0.5dB までファイバ結合損失を低減できることが示された。一方で、導波路幅に対する損失の変化を見ると、細幅テーパ SSC では+0.2 μm の幅変化によって損失が 1.5dB 増加するのに対し、3分岐 SSC では+0.2 μm の幅変化において 0.8dB の損失増加にとどまっており、3分岐 SSC がより製造トレランスの高い構造であることがわかる。




図 5-21 SSC の模式図とモードフィールドの違い




図 5-22 結合損失 (TE・TM 平均) の幅依存性

さらに3分岐SSC導入の損失低減効果を検討するため、マイクロミラー部と、波長板溝部に導入し、光学特性の評価を行った。

3分岐SSCをミラー出射部に導入した際のビーム形状を調べるため、反射ビームのFFPを測定した(図5-23)。SSC無しの導波路からミラーで反射されたビームは、30度程度の角度で広がってしまうのに対し、3分岐SSCを導入することで拡がり角は約10度まで低減されている。3分岐SSCのモードフィールド拡大の効果が、ミラーによる光路変換にも反映され、回折が抑制されていることが示された。

次に導波路へのダイシングによる溝形成から波長板挿入・固定までの工程において、SSC有無により、どのように過剰損失が変化するか評価を行った。図5-24に溝への波長板実装工程における損失の変化を示す。溝形成前の初期値において、SSC有りでは0.6dBの過剰損失が発生しており、これは3分岐SSCにおいて分岐損失が生じたためと考えられる。したがって分岐部で光が漏れたことによる損失は、SSCあたり0.3dBと見積もられる。約20 μm 幅の溝を形成すると[5.21]、空気との屈折率差によるフレネル反射と、ダイシングの面あれによる散乱により、損失は一度大きく増加するものの、波長板を挿入して樹脂を入れることで、光路の屈折率マッチングが行われ、最終的な溝部の過剰損失がえられる。SSCを導入しなかった場合、溝を横断するビームの回折により6dBもの過剰損失になるが、3分岐SSCを導入することで1.2dBに抑えられ、4.8dBもの損失低減効果が示された。

以上の結果から、本節の集積型PLCへ3分岐SSCを導入することで、高 Δ 化導波路を用いた小型光回路においても低損失化が可能であることを示した。




図5-23 SSC有無によるミラー反射光のFFPの違い




図 5-24 工程ごとの溝損失の変化

5.3.3 波長板型偏波ビームスプリッタの偏波消光比の制御

ここでは、高 Δ 化に伴って生じる位相誤差による PBS の特性変動を、波長板溝を固定する樹脂の屈折率を制御することによってトリミングする手法について検討する。図 5-25 に本節で検討する波長板型 PBS の模式図を示す。5.2 節の波長板型 PBS と異なる点は、マツハツェンダ干渉計の片方のアームのみに $\lambda/2$ 波長板が挿入され、溝前後に 3 分岐 SSC が導入されている点である。前節の波長板型 PBS では両アームに同じ厚みの $\lambda/4$ 波長板を入れるため、アーム間で樹脂を導入する光路長に差が生じない。一方、本節の構成では、 $\lambda/2$ 波長板を用いて偏波間に位相差を与えると同時に、樹脂を充填する光路長がアーム間で異なる状態となる。したがって、溝に導入する樹脂の屈折率に応じてアーム間の光路長差を制御することで消光波長を変えることができる。位相誤差を前提としない場合に、前節の波長板型 PBS は簡便に偏波分離を実現できる構成だが、位相誤差がある場合は、トリミング用のレーザを照射する領域が樹脂で覆われるため、アーム間の光路長差を調整するのが困難である。一方、本節の構成は、後から樹脂の屈折率によって消光波長をトリミングすることが可能である。ここでの実験・評価では、樹脂の代わりにマッチングオイルを溝に充填し、同じテストサンプルを用いて、溝に導入する媒質の屈折率によって PBS の特性をトリミングする検討を行った。

図 5-26 に導入するマッチングオイル屈折率に対する偏波消光比の変化を示す。 $n_d=1.482$

のとき、1dB 程であった偏波消光比が、 $n_d=1.458$ のマッチングオイルを導入することで 23dB まで向上することがわかる。またマッチングオイルの屈折率に応じて得られる偏波消光比が変化するため、適切な屈折率の樹脂を導入することで偏波消光比をトリミングできることが示された。図 5-27 に偏波消光比の波長依存性を示す。波長 $1.53\ \mu\text{m}\sim 1.57\ \mu\text{m}$ において 20dB 以上の偏波消光比が得られており、本節におけるトリミング手法によって、ある程度の波長範囲で PBS の特性を改善することが可能であることが明らかになった。




図 5-25 波長板型 PBS の構成




図 5-26 偏波消光比の樹脂屈折率依存性




図 5-27 偏波消光比の波長依存性

5.3.4 作製方法

4.4.3 項と同様の工程によって評価用サンプルの作製を行った。石英系 PLC には PBS と 4 つの光 90 度ハイブリッド、2 つ偏波ローテータの導波路パターンが形成され、PD へのバイアス回路が PLC 表面に形成されている。波長板型 PBS および、偏波ローテータはダイシングにより溝を形成し、波長版を挿入することで完成する。光 90 度ハイブリッドの後段に 16 個の高速 PD とマイクロミラーが集積されている。PD の受光系は $19\ \mu\text{m}$ であり、マイクロミラーは反射戻り光を抑制するため 55 度で形成されている。

図 5-28 に作製したデュアルキャリア-コヒーレント受信用集積型 PLC のチップ写真を示す。ヘテロジニアス集積技術によって 16 個もの高速 PD が小型に集積されており、TIA のチップ配置に合わせて 4 つごとにチップ端にまとめられ、さらに、チップ表面にはバイアス用に配線とチップコンデンサを搭載している。チップサイズは $25\ \text{mm} \times 8\ \text{mm}$ であり、コヒーレント受信においてデュアルキャリアに対応する光回路および光機能素子が 1 チップに集積されている。 $25\ \text{mm}$ のチップ幅は TIA を含む後段の電気配線のピッチに合わせたものであり、光回路のレイアウトとしてはさらに小型化の余地がある。




図 5-28 チップ写真

5.3.5 評価結果

作製したデュアルキャリア-コヒーレント受信用 PLC の特性は、16 個の出力ポートにおける損失および周波数応答特性により評価を行った。損失測定と周波数応答特性は、信号光ポートに光ファイバを調芯して波長 $1.55 \mu\text{m}$ の光を入力し、PD をプロービングすることで受光感度を測定し、また光コンポーネントアナライザを用いて OE の周波数応答測定を行った。

図 5-29 に 16 個の各出力ポートにおける挿入損失を示す。ファイバによる光入力から PD までの受光感度は約 0.04 A/W であり、PD 単体の受光感度 0.9 A/W から、挿入損失は 13.4 dB と見積もられる。この損失には分岐による原理損失 9 dB 、PLC から PD の結合損失 0.9 dB 、ファイバ結合損失が 0.5 dB が含まれており、これらを差し引くと過剰損失は 3.0 dB である。3 分岐 SSC の導入によって、ファイバ結合損失に加えて波長板溝における過剰損失も同様に大幅に低減され、SSC 無しと比較して 11 dB もの損失低減に寄与している。損失ばらつきは $\pm 0.5 \text{ dB}$ に収まっており、複雑な光回路構成であっても均一な損失特性の石英系 PLC が形成されていることがわかる。図 5-30 より、周波数応答特性をみると、逆バイアス電圧 3 V において、全 PD で 26 GHz の 3 dB 帯域が得られており、全 16 ポートで均一かつ高速な受光特性を実現した。また、光 90 度ハイブリッドの特性は、上記の集積型 PLC の入力光回路の前段に、信号光と局発光で長さの異なる導波路による遅延線回路を設けることによって得られる正弦波形状の透過スペクトルから、各 I-Q 間の位相差を求めた (図 5-31)。全 I-Q 間において、 90 度から位相差は ± 3 度以内であり、従来の Δ における光ハイブリッドと同程度の位相誤差に抑えられている。

以上のように作製した集積型 PLC は、さらに高 Δ の導波路を導入することで、デュアルキャリア用に約 2 倍拡張した光回路においてもチップサイズ的大幅な増加を抑制しつつ、3 分岐 SSC を用いた損失低減技術により、均一かつ低損失な光回路特性を得ることに成功した。またヘテロジニアス集積した 16 個もの PD においても、InP-PD の高速な特性はそのままに均一な特性が得られており、デュアルキャリアでのコヒーレント受信に適用可能な特性を実現した。




図 5-29 各ポートの損失




図 5-30 周波数応答特性




図 5-31 I-Q 間位相差

次に受信デバイスとしての特性を評価するため、作製した集積型 PLC に 32 Gbaud の DP-16QAM 信号を入力し、各キャリアに対応する ch ごとに 200 Gb/s における信号復調特性を評価した。図 5-32 に評価系セットアップのブロック図を示す。2 つの波長可変レーザを信号光、および局発光の光源として用いた。PPG (pulse pattern generator : パルスパターン生成器) を用いて、15 段 ($2^{15}-1$) の PRBS 信号から PAM4 変調信号を電気段で生成し、さらに偏波多重対応の位相変調器に入力することで、光段で DP-16QAM の変調信号を生成し、信号光として集積型 PLC へ入力する。このとき信号光強度は 0 dBm、局発光強度は +10 dBm に設定されている。PD は 4 つずつ 4 つの TIA にワイヤボンディング接続され、TIA から出力される電気信号をデジタルストレージオシロスコープで測定する。ストレージされた信号をオフラインのデジタル信号処理を行うことで信号の復調を行う。得られたコンスタレーションを図 5-33 に示す。各 ch における BER (bit error rate : ビットエラーレート) は、ASE のノイズ負荷無し (OSNR > 34dB 相当) で、それぞれ 5.2×10^{-4} (ch. 1) と 6.8×10^{-4} (ch. 2) であった。この BER は 20% オーバーヘッドによる前方誤り訂正符号のしきい値 (3.8×10^{-3}) 以下であり [5.14]、各 ch において 200 Gb/s の復調が可能であることが確認された。

信号光




図 5-32 伝送特性の測定系




図 5-33 コンスタレーション

5.4 まとめ

本章では、本研究のコンセプトであるヘテロジニアス集積技術による小型高機能な集積型 PLC の具体例として、InP-PD のコンパクトな光結合構造と、1 チップに一括集積された光回路と PD によって構成された、2 種類のデジタルコヒーレント受信用集積型 PLC の作製と評価について述べた。

はじめに光回路機能と集積 PD の拡張による小型コヒーレント受信用集積型 PLC と、その集積型 PLC の標準規格のコヒーレントレーザモジュール適用性について検討した。コヒーレント受信に必要な光 90 度ハイブリッド、PBS と、入力パワーのダイナミックレンジを向上させる VOA といった光回路について、小型化のため 2.5% Δ 導波路を用いた際の特性を検討した。I-Q 間の位相差 90 ± 3 度、偏波消光比 20dB 以上、10dB の光減衰といった十分な特性を、従来の半分のチップサイズとなる小型光回路で実現することが可能である。これらを集積した光回路を用いて、8 つの高速 PD とモニタ用 PD を直接石英系 PLC 上へ

1チップ集積することで、小型（11 mm×11 mm）のコヒーレント受信用デバイスの作製に成功した。ヘテロジニアス集積により損失ばらつきが小さい（<0.6dB）、高速な受光特性が得られ（ $f_{3dB} \sim 25$ GHz）、標準規格のコヒーレントレーザモジュールに適用可能な光学特性が実現できることを明らかにした。実用のモジュールを念頭に、作製した集積型 PLC を用いて評価ボードを作製し、標準規格に適合するサイズであることに加え、光学アライメントレスの簡便な実装と部品点数の削減が可能であることを示した。続いて、評価ボードを用いた 32 Gbaud DP-QPSK 信号の復調によって、実際に 100 Gb/s の信号における動作を実証した。また VOA による信号光入力パワーのダイナミックレンジ拡大を示し、光回路の拡張による高機能化を実現した。

次に更なる通信容量の増大を目指した高機能化として、前述の集積型 PLC の約 2 倍の集積規模となるデュアルキャリア-小型コヒーレントレーザについて検討した。光回路の増加によるチップサイズ拡大を抑制するため、InP の埋込み型導波路と同等の曲げ半径（300 μm ）が可能な 5%- Δ 導波路を導入し、その際に課題となるファイバ結合損失および溝の過剰損失の低減と、PBS の偏波消光比のトリミングを検討した。3 分岐 SSC の導入によって SSC 無しの場合と比較して回路全体で 11dB もの損失低減に成功し、溝に導入する媒質の屈折率により偏波消光比を制御することで 20dB 以上の偏波消光比が得られることを明らかにした。16 個もの PD と 4 つの光 90 度ハイブリッド、2 つの偏波ローテータ、PBS を 1 チップに集積した受信用集積型 PLC を作製し、全出力ポートで挿入損失 13.4 ± 0.5 dB、26 GHz の 3dB 帯域が得られ、低損失かつ高速な受光特性がこの規模の集積においても得られることを明らかにした。さらに各キャリアに対応する ch 毎の 32 Gbaud の DP-16QAM 信号の復調によって、正味 400 Gb/s（ 2×200 Gb/s）の信号の伝送に適用可能であることを示した。

以上のように、ヘテロジニアス集積技術により作製した受信用集積型 PLC は、高速な PD と高精度な光回路特性はそのままに、PLC-PD 間の低損失な光結合を小型かつ均一に行われ、かつ集積する光回路機能と PD 数を拡張することによって、様々な機能を有する受信デバイスを実現できることを明らかにした。

6 章 結論

本研究は、石英系平面光波回路（PLC）をプラットフォームとする集積型光デバイスにおけるヘテロジニアス集積技術を用いた高機能化に関する検討である。具体的には、異種材料融合集積により高い拡張性を有する石英系 PLC に光半導体機能を集積し、光半導体素子と石英系 PLC を小型低損失な光結合構造を実現することで、高スループットな製造プロセスで小型・高機能な集積型 PLC を実現することを目的に行われた。

本研究では、デジタルコヒーレント伝送に適用可能な受信用光デバイスを目的に検討した。まず光結合技術に関して、マイクロミラーによる PD への光結合を提案し、検討を行った。具体的には、ビームの結合効率や透過率の観点からミラー角度等の構造を検証し、低損失な PLC-PD 光結合構造を求めるとともに、フォトリソグラフィの精度でマイクロミラーを形成する技術を確立した。次に InP 系 PD 集積技術に関して、接着層を介して InP 系エピタキシャル層を石英系 PLC 上に転写し、石英系 PLC のウェハ上で PD を集積する手法を提案し、検討を行った。石英系 PLC 上において、従来の PD と同等の特性を有する高速 PD の集積技術を確立した。ヘテロジニアス集積におけるこれら 2 つの要素技術を用いて、石英系 PLC 上にミラーと PD を同時に集積し、受信用光デバイスの基本的な受光特性の検証を行い、従来のハイブリッド集積のような高精度なアライメント・実装を行うことなく、光導波路から高速 PD への光結合をコンパクトかつ低損失に実現可能であること実証した。最後に本研究のコンセプトである、石英系 PLC の光回路と集積 PD の拡張による小型高機能な受信用集積型 PLC の具現化を検討した。100 Gb/s および 400 Gb/s に対応するコヒーレント受信用光デバイスを作製、評価することでコンセプトを実証した。以下に各章の内容と成果を要約する。

第 2 章では、ヘテロジニアス集積における PLC-PD 間のマイクロミラー光結合構造の検討について述べた。導波路から出射されたビームの PD への結合効率の計算と、PD への入射する上で InP や接着層など異なる界面の透過率の計算から、受光系の小さい高速 PD に対してレンズレスで低損失な光結合を実現する可能性を検証した。実際の導波路構造において、偏波間の損失差を 0.5dB 以下としつつ、1.0dB 以下の損失に抑えるために、30~60 度の範囲でミラーを形成する必要があることを明らかにした。斜めエッチングによって、この範囲で角度制御可能であり、かつ平滑な反射面を有するマイクロミラーを形成する手法を確立した。ミラー集積 PLC を作製し、評価することで、歪みや散乱の少ない反射ビームプロファイルを評価し、PLC 表面のフレネル反射 (0.3dB) を除いて 0.5dB と低損失な反射特性が得られることを示した。高精度に形成されたマイクロミラーは、低損失な PLC-PD 間光結合に適用可能であることを明らかにした。

第 3 章では、PLC 上への InP 系のエピタキシャル層を転写し、石英系 PLC へ PD を直

接集積する技術について述べた。InP チップ接合の前処理として、石英系 PLC 表面の凹凸を $0.1\ \mu\text{m}$ 以下まで低減する研磨を行い、接着層を用いた真空ボンディングによってボイドレスで InP チップを接合する検討を行った。真空引きや加圧のタイミングを調整することで接着層のボイドを大幅に低減し、ポリイミドを接着層に用いることで高い接着性が得られることを明らかにした。一連の転写プロセスにおける、熱応力による InP エピタキシャル層の欠陥の発生について検証し、最大でも $2.0 \times 10^7\ \text{Pa}$ と転位欠陥を発生させる応力よりも小さく、欠陥が発生する可能性が低いことを示した。実際に PD まで作製した際の断面 TEM 像でも転位やボイドは見られず、逆バイアス $5\ \text{V}$ 印加時の暗電流も $5\ \text{nA}$ と小さいため、本プロセスによって欠陥なく PD 構造を形成できることが明らかになった。接合プロセスを考慮し、反転層構造のエピタキシャル層の InP チップを用いることで、転写時に通常の PD と同様の層構造を石英系 PLC 上の転写エピタキシャル層で実現し、PD を作製、評価することによって $3\ \text{dB}$ 帯域 $24\ \text{GHz}$ の高速な受光特性が得られることを明らかにした。ヘテロジニアス集積技術によって、本来は光半導体機能をもたない石英系材料の基板の上に InP-PD をあたかも同一基板であるかのように集積し、受信デバイス特性として良好な感度や高速性を実現可能であることを明らかにした。

第 4 章では、石英系 PLC 上にミラーと PD を同時に集積し、ヘテロジニアス集積による集積型石英系 PLC の基本受光構造の確立と検証について述べた。2 章および 3 章で確立した光結合技術と集積技術によって、フォトリソグラフィによるアライメントと一括の素子作製工程を実現し、PD とマイクロミラーを同時集積した受信用集積型 PLC を作製した。ミラーによる PLC-PD 間の光結合によって、高速かつ低損失な受光特性が得られ ($f_{3\text{dB}}=27\ \text{GHz}$ 、結合損失 $=0.8\sim 1.0\ \text{dB}$)、コンパクトな光結合構造が設計通り作成されていることを明らかにした。また、受信デバイスを構成するための PD 配線設計により、PD と TIA の接続をチップ端で短距離接続可能な構造を示した。さらに、光 90 度ハイブリッド上に 4 つの PD を集積した集積型 PLC によるコヒーレントディテクタを作製して TIA に接続し、 $32\ \text{Gbaud}$ の QPSK 信号の復調によって、受信デバイスに適用可能であることを明らかにした。ヘテロジニアス集積技術を用いることで個別素子の位置合わせや実装といった従来のハイブリッド集積で必要だった工程を省略しつつ、小型低損失な PLC-PD 結合構造を実現し、受信デバイスに適用可能な特性を有する受光構造を実現できることを明らかにした。

第 5 章では、本研究のコンセプトであるヘテロジニアス集積技術による小型高機能な集積型 PLC の具体例として作製、評価した 2 種類のデジタルコヒーレント受信用集積型 PLC について述べた。一つは、光 90 度ハイブリッド、PBS や VOA といった光回路と 9 つの PD を集積した小型コヒーレント受信用集積型 PLC である。さらにここでは、実用のコヒーレントレーザの小型化と実装の簡易化を目的としてサイズと特性の観点からモジュールへの適用性の検証を行った。小型化のため $2.5\% \cdot \Delta$ 導波路を用い、8 つの高速 PD とモニ

タ用 PD を石英系 PLC 上にヘテロジニアス集積することで、コヒーレント受信に必要な光機能を、11 mm×11 mm のサイズで 1 チップに集積可能であることを示した。特性は標準規格と比較しても実用レベルであり、ヘテロジニアス集積により均一かつ高速な受光特性を実現し（損失ばらつき <0.6dB、 f_{3dB} >25 GHz）、32 Gbaud DP-QPSK 信号の復調によって、実際に 100 Gb/s の信号の伝送に適用可能であることを明らかにした。

もう一つは集積規模をさらに 2 倍にすることで更なる通信容量の増大を目指したデュアルキャリア-コヒーレント受信用集積型 PLC である。光回路の増加によるチップサイズ拡大を抑制するため、曲げ半径 300 μm の 5%- Δ 導波路を導入した。その際に課題となるファイバ結合損失および溝の過剰損失の増加は、3 分岐 SSC を用いることで、SSC 無しの場合と比較して回路全体で 11dB もの損失低減が可能であることを示し、波長板 PBS の偏波消光比劣化は、波長板溝に導入する媒質の屈折率によりトリミングし、20dB 以上の偏波消光比が得られることを明らかにした。受信用集積型 PLC を作製、評価することで、全出力ポートで低損失かつ高速な受光特性（損失 = $13.4 \pm 0.5\text{dB}$ 、 f_{3dB} =26 GHz）が得られ、ch 毎の 32 Gbaud の DP-16QAM 信号の復調によって、正味 400 Gb/s（ $2 \times 200 \text{ Gb/s}$ ）の信号の伝送に適用可能であることを示した。ヘテロジニアス集積技術によって、高速な PD 特性と高精度な光回路特性はそのままに、集積する光回路機能と PD 数を拡張することで、高機能な集積型 PLC を実現できることを明らかにした。

本研究では、比較的長距離の光伝送システムに用いられるコヒーレント受信用光デバイスに向けた検討を行ったが、今後の展開として、データセンタ内やデータセンタ間といった比較的短距離の光伝送システムに向けた受信用光デバイスの展開が挙げられる。この領域でも伝送容量を拡大するために WDM を適用した方式の導入が進んでおり、同時に 1 ラックに搭載する光トランシーバ数を増やすため、光トランシーバの小型化・低コスト化の要求も高い。波長分波器を集積した小型の石英系 PLC 上と複数の高速 PD を集積した集積型 PLC は、こういった光トランシーバの小型化にも重要な役割を果たすと考えられる。ヘテロジニアス集積技術をもちいることで、生産性の高い製造プロセスで小型の光デバイスを提供可能である。また、実用のモジュールを製造する上でも小型化だけでなく、実装工程の簡略化や部材点数の削減などに寄与するため産業的な意義も大きい。また本研究で確立したマイクロミラーによる光路変換構造においては、既存のハイブリッド集積に用いられるミラー部材の小型化やミラー実装の簡略化だけでなく、Si や InP といった他の材料系の光導波路においても同様のアプローチで低損失な光結合が見込めるため、適用範囲の広い技術である。今後、本研究の成果がデジタルコヒーレント伝送用の光通信システムを始め、集積型光デバイスが適用されつつあるデータセンタやモバイル等のネットワークに幅広く適用されることで、次世代のネットワークの大容量化に貢献し、ひいては多くの人々にとってより身近で快適な生活につながる情報通信技術となることを望む。

略称リストおよび記号リスト

略称	意味	
ADC	Analog to digital converter	アナログ-デジタル変換回路
AR	Activated reality	拡張現実
ASE	Amplified spontaneous emission	自然放射増幅光
AWG	Arrayed waveguide grating	アレイ導波路回折格子
BANI	Bisallylnadic imide	ビスアリルナジイミド
BCB	Benzocyclobuten	ベンゾシクロブテン
BER	Bit error rate	符号誤り率
CMOS	Complementary metal oxide semiconductor	相補型 MOS
CVD	Chemical vapor deposition	化学気相成長
CW	Continuous wave	連続波、連続動作
DAC	Digital to analog converter	デジタル-アナログ変換回路
DC	Dual carrier	デュアルキャリア
DCI	Deta center interconnect	データセンタ間相互接続
DFB	Distributed feedback	分布帰還
DP	Dual polarization	偏波多重
f_{3dB}	3dB bandwidth	3dB 帯域幅
FFP	Far field pattern	遠視野像
FHD	Flame hydrolysis deposition	火炎加水分解堆積
FTTH	Fiber to the home	-
IoT	Internet of things	-
LD	Laser diode	レーザダイオード
LSI	Large scale integration circuit	大規模集積回路
MMI	Multi mode interference	-
MOCVD	Metal organic chemical vapor deposition	有機金属気相成長法
OE	Optical to electrical	光電変換
OLCR	Optical low coherence reflectometry	-
OSNR	Optical signal to noise ratio	光信号対雑音比
PBS	Polarization beam splitter	偏波ビームスプリッタ
PD	Photo diode	フォトダイオード
PDL	Polarization dependent loss	偏波依存損失

PER	Polarization extinction ratio	偏波消光比
PLC	Planar lightwave circuit	平面光波回路
PM	Power meter	パワーメータ
PPG	Pulse pattern generator	パルスパターン生成器
PRBS	Pseudo random bit sequence	擬似ランダムビットシーケンス :
QAM	Quadrature amplitude modulation	直交振幅変調
QPSK	Quadrature phase shift keying	4 位相偏移変調
RIE	Reactive ion etching	反応性イオンエッチング
ROADM	Reconfigurable optical add/drop multiplexer	-
Rx	Receiver	受信器
SSC	Spot size converter	スポットサイズ変換器
TDM	Time division multiplexing	時分割多重
TE	Transverse electric	水平偏波
TIA	Trans impedance amplifier	トランスインピーダンスアンプ
TM	Transverse magnetic	垂直偏波
TO	Thermo optic	熱光学効果
Tx	Transmitter	送信機
VAD	Vapor phase axial deposition	気相軸付け堆積
VOA	Variable optical attenuator	可変光減衰器
VR	Virtual reality	仮想現実
WDM	Wavelength division multiplexing	波長多重

記号	意味
b	幅
b_{Si}	Si の幅
b_{SiO_2}	SiO ₂ の幅
$b_{bonding}$	接着層の幅
b_{InP}	InP の幅
d	厚み
d_{Si}	Si 基板の厚み
d_{SiO_2}	SiO ₂ の厚み
$d_{bonding}$	接着層の厚み
d_{InP}	InP の厚み

E	光の電界
E_{LO}	局発光の電界
$E_{Sig.}$	信号光の電界
h	高さ
$h_{cladding}$	クラッド層の高さ
h_{core}	コア層の高さ
n	屈折率
$n_{bonding}$	接着層の屈折率
n_{InP}	InP の屈折率
n_{Si}	Si の屈折率
n_{SiO_2}	SiO ₂ の屈折率
P	光の強度
P_0	導波路出射時のビーム強度
$P_{L.O.}$	局発光の強度
$P_{Sig.}$	信号光の強度
r	受光半径
$R_{Int.}$	反射率
T	温度
$T_{Int.}$	透過率
w	ビーム半径
w_0	モードフィールド半径
w_R	戻り鏡のビーム半径
z	光路長
α	熱膨張係数 (線形)
$\alpha_{bonding}$	接着層の熱膨張係数
α_{InP}	InP の熱膨張係数
α_{Si}	Si の熱膨張係数
α_{SiO_2}	SiO ₂ の熱膨張係数
β	縦弾性係数 (ヤング率)
β_{Si}	Si の縦弾性係数
β_{SiO_2}	SiO ₂ の縦弾性係数
$\beta_{bonding}$	接着層の縦弾性係数
β_{InP}	InP の縦弾性係数
δ	位相変化
Δ	比屈折率差

ΔT	温度変化
ε	ひずみ
η	光の結合効率
θ	角度
θ_{mirror}	ミラー角度
$\theta_{setting}$	設置角度
$\theta_{dif.}$	角度ずれ
λ	波長
ρ	曲率半径
ρ_{amp}	電界の振幅反射率
τ_{amp}	電界の振幅透過率
ϕ	周波数

参考文献

1 章

- [1.1] . Y. Suematsu, "Long-wavelength optical fiber communication," Proc. IEEE, vol. 71, no. 6, pp. 692-721, June 1983.
- [1.2] F. P. Kapran, D. B. Keck and R. D. Maurer, "Radiation losses in glass optical waveguides," Appl. Phys. Lett., vol. 17 no. 10, pp. 423-425, Nov. 1970.
- [1.3] K.C. Kao and G.A. Hockham, "Dielectric-fibre surface waveguides for optical frequencies," Proc. IEE, vol. 113, no. 7, pp. 1151-1158, July 1966.
- [1.4] D. B. Keck, R. D. Maurer, and P. C. Schultz, "On the ultimate lower limit of attenuation in glass optical waveguides," Appl. Phys. Lett., vol. 22, no. 7, pp. 307-309, Apr. 1973.
- [1.5] J. B. MacChesney, P. B. O'Connor, F. V. DiMarcello, J. R. Simpson and P.D. Lazay, "Preparation of low loss optical fibers using simultaneous vapor phases deposition and fusion," in Int. Congress on Glass, vol. 6, pp. 40-45, Jul. 1974.
- [1.6] M. Horiguchi and H. Osanai, "Spectral losses of low-OH-content optical fibres," Electron. Lett., vol. 12, no. 12, pp. 310-312, June 1976.
- [1.7] T. Izawa, S. Kobayashi, S. Sudo, and F. Hanawa, "Continuous fabrication of high silica fiber preform," in IOOC1977, C1-1, pp. 375-378. Jul. 1977.
- [1.8] T. Miya, Y. Terunuma, T. Hosaka, and T. Miyashita, "Ultimate low-loss single-mode fibre at 1.55 μm ," Electron. Lett., vol. 15, no. 4, pp. 106-108, Feb. 1979.
- [1.9] I. Hayashi, M. B. Panish, P. W. Foy, and S. Sumski, "Junction lasers which operate continuously at room temperature," Appl. Phys. Lett., vol. 17, no. 3, pp. 109-111, Aug. 1970.
- [1.10] K. Oe and K. Sugiyama, "GalnAsP-InP double heterostructure lasers prepared by a new LPE apparatus," Jpn. J. Appl. Phys., vol. 15, no. 10, pp. 2003-2004, Oct. 1976.
- [1.11] T. Yamamoto, K. Sakai, S. Akiba, and Y. Suematsu, "Fast pulse behaviour of InGaAsP/InP double-heterostructure lasers emitting at 1.27 μm ," Electron. Lett., vol. 13, no. 5, pp. 142-143, Mar. 1977.
- [1.12] S. Arai, M. Asada, Y. Suematsu, and Y. Itaya, "Room temperature CW operation GalnAsP/InP DH laser emitting at 1.51 μm ," Jpn. J. Appl. Phys., vol. 18, no. 12, pp. 2333-2334, Dec. 1979.
- [1.13] K. Utaka, S. Akiba, K. Sakai, and Y. Matsushima, "Room-temperature CW operation of distributed feedback buried-heterostructure InGaAsP/InP lasers emitting at 1.57 μm ," Electron. Lett., vol. 17, no. 25, pp. 961-963, Dec. 1981.
- [1.14] R. J. Mears, L. Reekie, I. M. Jauncey, and D. N. Payne, "Low-noise Erbium-doped

- fibre amplifier operating at 1.54 μm ”, *Electron. Lett.*, vol. 23, no. 19, pp. 1026-1028, Sep. 1987.
- [1.15] 佐藤健一, 古賀正文, “広帯域光ネットワークング技術”, 社団法人 電子情報通信学会, 第 3 章, 2003, ISBN4-88552-193-9.
- [1.16] M. Kawachi, “Recent progress in silica-based planar lightwave circuits on silicon,” *IEE Proc. Optoelectron.*, vol. 143, no. 5, pp. 257-262, Oct. 1996.
- [1.17] Y. Hibino, “Recent advances in high-density and large-scale AWG multi/demultiplexers with higher index-contrast silica-based PLCs,” *IEEE J. Select. Topics Quantum Electron.*, vol. 8, no. 6, pp. 1090-1101, Nov./Dec. 2002.
- [1.18] K. Fukuchi, T. Kasamatsu, M. Morie, R. Ohhira, T. Ito, K. Sekiya, D. Ogasahara, and T. Ono, “10.92-Tb/s (273 x 40-Gb/s) triple-band/ultra-dense WDM optical-repeated transmission experiment”, in *Proc. OFC’2001*, PD24-1, Anaheim, California, Mar. 2001.
- [1.19] D. Qian, M. F. Huang, E. Ip, Y. K. Huang, Y. Shao, J. Hu, and T. Wang, “101.7-Tb/s (370x294-Gb/s) PDM-128QAM-OFDM Transmission over 3x55-km SSMF using Pilot-based Phase Noise Mitigation”, in *Proc. OFC’2011*, PDPB5, Los Angeles, California, Mar. 2011.
- [1.20] A. Tzanakaki, I. Zacharopoulos, and I. Tomkos, “Optical add/drop multiplexers and optical cross-connects for wavelength routed networks”, in *Proc. Transparent Optical Networks’2003*, vol. 1, pp. 41-46, 2003.
- [1.21] P. N. Ji, and Y. Aono, “Colorless and directionless multi-degree reconfigurable optical add/drop multiplexers”, *Wireless and Optical Communications Conference*, 19th annual, pp. 1-5, 2010.
- [1.22] D.-S. Ly-Gagnon, S. Tsukamoto, K. Katoh, K. Kikuchi, “Coherent detection of optical quadrature phase-shift keying signals with carrier phase estimation,” *J. Lightw. Technol.*, vol. 24, no. 1, pp. 12 - 21, Feb. 2006.
- [1.23] K. Kikuchi, “Fundamentals of Coherent Optical Fiber Communications,” *J. Lightw. Technol.*, vol. 34, no. 1, pp. 157 - 179, Aug. 2015.
- [1.24] P. J. Winzer, “High-Spectral-Efficiency Optical Modulation Formats,” *J. Lightw. Technol.*, vol. 30, no. 24, pp. 3824-3835, Dec. 2012.
- [1.25] L. E. Nelson, S. L. Woodward, S. Foo, X. Zhou, M. D. Feuer, D. Hanson, D. McGhan, H. Sun, M. Moyer, M. O. Sullivan, and P. D. Magill, “Performance of a 46-Gbps Dual-Polarization QPSK Transceiver With Real-Time Coherent Equalization Over High PMD Fiber,” *J. Lightw. Technol.*, vol. 27, no. 3, pp. 158 - 166, Feb. 2009.
- [1.26] C. Laperle, and M. O’Sullivan, “Advances in high-speed ADC DAC and DSP for Optical Transceivers,” *J. Lightw. Technol.*, vol. 32, no. 4, pp. 629 - 643, Oct. 2013.

- [1.27] S. E. Miller, "Integrated optics: An introduction," *Bell Syst. Tech. J.*, vol. 48, p. 2059, Sep. 1969.
- [1.28] M. Kawachi, M. Yasu, and T. Edahiro, "Fabrication of SiO₂-TiO₂ glass planar optical waveguides by flame hydrolysis deposition", *Electron. Lett.*, vol. 19, no. 15, pp. 583 -584, July 1983.
- [1.29] G. Masini, C. Capellini, J. Witzens, and C. Gunn, "A four-channel, 10Gbps monolithic optical receiver in 130nm CMOS with integrated Ge waveguide photodetectors," in *OFC2007, PDP31.*, Mar. 2007.
- [1.30] H.-G. Bach, A. Matiss, C.C. Leonhardt, R. Kunkel, D. Schmidt, M. Schell, and A. Umbach, "Monolithic 90°Hybrid with Balanced PIN Photodiodes for 100 Gbit/s PM-QPSK Receiver Applications," in *OFC/NFOEC2009, OMK5.*, Mar. 2009.
- [1.31] Y. Yamaguchi, S. Nakajima, A. Kanno, T. Kawanishi, M. Izutsu, and H. Nakajima, "Single Mach-Zehnder modulator with active Y-branch for higher than 60 dB extinction-ratio operation," In *ECOC2013, P.2.15.*, Sep. 2013.
- [1.32] G. Maxwell, "Hybrid integration technology for high functionality devices in optical communications," in *OFC/NFOEC2008, OWI3.*, Mar. 2008.
- [1.33] H. Yamazaki, K. Watanabe, M. Yanagisawa, M. Itoh, I. Ogawa, and A. Kaneko, "40-channel in-line optical power monitor integrated on 2.5%-D silica PLC using out-of-planemicromirror arrays," *Electron. Lett.*, vol. 45, no. 10, pp. 498–500, Jun. 2009.
- [1.34] Y. Doi, M. Ishii, S. Kamei, I. Ogawa, S. Mino, T. Shibata, Y. Hida, T. Kitagawa and K. Kato, "Flat and high responsivity CWDM photoreceiver using silica-based AWG with multimode," *Electron. Lett.*, vol. 39, no. 22, pp. 1603 - 1604, Nov. 2003.
- [1.35] C. R. Doerr, L. Zhang, and P. J. Winzer, "Monolithic InP multi wavelength coherent receiver using a chirped arrayed waveguide grating," *J. Lightw. Technol.*, vol. 29, no. 6, pp. 536–525, Feb. 2011.
- [1.36] R. Nagarajan, M. Kato, J. Pleumeekers, P. Evans, S. Corzine, S. Hurtt, A. Dentai, S. Murthy, M. Missey, R. Muthiah, R. A. Salvatore, C. Joyner, R. Schneider, Jr., M. Ziari, F. Kish, and D. Welch, "Large-scale photonic integrated circuits," *IEEE J. Sel. Topics Quantum Electron.*, vol. 11, no. 1, pp. 50–65, Jan./Feb. 2005.
- [1.37] C. R. Doerr, P. J. Winzer, Y. K. Chen, S. Chandrasekhar, M. S. Rasras, L. Chen, T. Y. Liow, K. W. Ang, and G. Q. Lo, "Monolithic polarization and phase diversity coherent receiver in silicon," *J. Lightw. Technol.*, vol. 28, no. 14, pp. 520–525, Feb. 2010.
- [1.38] L. Liao, D. Samara-Rubio, M. Morse, A. Liu, D. Hodge, "High speed silicon Mach-Zehnder modulator," *Optics Express*, Vol. 13 no. 8, pp. 3129-3135, Apr. 2005.

- [1.39] H. Park, A. W. Fang, S. Kodama, and J. E. Bowers, “Hybrid silicon evanescent laser fabricated with a silicon waveguide and III-V offset quantum wells,” *Opt. Exp.*, vol. 13, no. 23, pp. 9460–9464, Nov. 2005.
- [1.40] J. Hofrichter, T. Morf, A. L. Porta, O. Raz, H. J. S. Dorren, and B. J. Offrein: “Compact InP-on-SOI Microdisks Used as High-Speed Modulators and Photo Detectors,” in *ECOC2012*, P2.03, Sep. 2012.
- [1.41] J. V. Campenhout, P. R. Romeo, D. V. Thourhout, C. Seassal, P. Regreny, L. D. Cioccio, J.-M. Fedeli, C. Lagahe, and R. Baets, “Electrically pumped InP-based microdisk lasers integrated with a nanophotonic silicon-on-insulator waveguide circuit,” *Opt. Exp.*, vol. 15, no. 11, pp. 6744–6749, 2007.
- [1.42] Y. Kurata, Y. Nasu, M. Tamura, H. Yokoyama, Y. Muramoto, “Heterogeneous integration of high-speed InP PDs on silica-based planar lightwave circuit platform,” in *ECOC2011*, Th.12.LeSaleve.5., Sep.2011.
- [1.43] Mikitaka Itoh, Yu Kurata, “Heterogeneous integration of InP PDs on silica-based PLCs,” in *OFC/NFOEC2013*, OTh3H. Mar. 2013.
- [1.44] Yu Kurata, “Heterogeneous integration of active semiconductors with silica-based PLC,” in *ECOC2013*, Mo.4.B.1., Sep. 2013.
- [1.45] T. Kominato, Y. Hida, M. Itoh, H. Takahashi, S. Sohma, T. Kitoh, and Y. Hibino, “Extremely low-loss (0.3 dB/m) and long silica-based waveguides with large width and clothoid curve connection,” in *ECOC2004*, Tu1.4.3, Sep. 2004.
- [1.46] R. Kasahara, K. Watanabe, M. Itoh, Y. Inoue and A. Kaneko, “Extremely low power consumption thermos optic switch (0.6 mW) with suspended ridge and silicon-silica hybrid waveguide structures”, in *ECOC2008*, P.2.02, Sep. 2008.
- [1.47] K. Kamei, T. Kitoh, M. Itoh, T. Shibata, and M. Kohtoku, “50-GHz-Spacing Athermal Mach–Zehnder Interferometer-Synchronized Arrayed-Waveguide Grating With Improved Temperature Insensitivity”, *Photon. Technol. Lett.*, vol. 21, no. 17, pp. 1205 – 1207, Sep. 2009.
- [1.48] Y. Kurata, Y. Nasu, M. Tamura, R. Kasahara, S. Aozasa, T. Mizuno, H. Yokoyama, S. Tsunashima, Y. Muramoto, “Silica-based PLC with heterogeneously-integrated PDs for one-chip DP-QPSK receiver,” in *ECOC2012*, Mo.2.E.2, Sep. 2012
- [1.49] Y. Kurata, Y. Nasu, M. Tamura, R. Kasahara, S. Aozasa, T. Mizuno, H. Yokoyama, S. Tsunashima, and Y. Muramoto, “Silica-Based PLC with Heterogeneously-Integrated PDs for One-Chip DP-QPSK Receiver,” *Optics Express*, Vol. 20, Issue 26, pp. B264-B269, Dec. 2012.
- [1.50] Y. Kurata, Y. Hashizume, S. Aozasa, M. Itoh, T. Hashimoto, H. Tanobe, Y. Nakanishi, E. Yoshida, H. Fukuyama, H. Yamazaki, T. Goh, H. Yokoyama, Y.

Muramoto, "400-G coherent receiver using silica-based heterogeneously-integrated PLC with newly developed waveplate type PBS," in ECOC2014, We.2.4.2., Sep. 2014.

- [1.51] Y. Kurata, Y. Hashizume, S. Aozasa, M. Itoh, T. Hashimoto, H. Tanobe, Y. Nakanishi, E. Yoshida, H. Fukuyama, H. Yamazaki, T. Goh, H. Yokoyama and Y. Muramoto, "Heterogeneously-Integrated PLC with Low-Loss Spot Size Converter and Newly Developed Waveplate PBS for DC-DP- 16QAM Receiver," *Journal of Lightwave Technology*, Vol. 33, Issue 6, pp. 1202-1209, Mar. 2015.

2 章

- [2.1] A W. Fang, H. Park, O. Cohen, R. Jones, M J. Paniccia, and J. E. Bowers, "Electrically Pumped Hybrid AlGaInAs-silicon Evanescent Laser," *Opt. Express*. vol. 14, no. 20, pp. 9203-9310, Oct. 2006.
- [2.2] G. Roelkens, D. Van Thourhout, and R. Baets, "Laser emission and photodetection in an InP/InGaAsP layer integrated on and coupled to a Silicon-on-Insulator waveguide circuit," *Opt. Express*. vol. 14, no. 18, pp. 8154-8159, Aug. 2006.
- [2.3] J. Hofrichter, O. Raz, A. L. Porta, T. Morf, P. Mechet, G. Morthier, T. D. Vries, H. J. S. Dorren, and B. J. Offrein, "A low-power high-speed InP microdisk modulator heterogeneously integrated on a SOI waveguide," *Optics Express*, Vol. 20 no. 9, pp. 9363-9370, Apr. 2012.
- [2.4] G. Roelkens, J. Brouckaert, D. Taillaert, P. Dumon, W. Bogaerts, D. V. Thourhout, and R. Baets, "Integration of InP/InGaAsP photodetectors onto silicon-on-insulator waveguide circuits," *Opt. Express*. vol. 14, no. 25, pp. 10102-101028, Dec. 2005.
- [2.5] Y. Kurata, Y. Nasu, M. Tamura, Y. Muramoto, H. Yokoyama, and M. Itoh, "Fabrication of InP-PDs on Silica-Based PLC Using Heterogeneous Integration Technique," *J. Lightw. Technol.*, vol. 27, no. 0, pp. 1128-1134, Aug. 2014.
- [2.6] J. E. Bowers, and C. A. Burrus, "Ultrawide-Band Long-Wavelength p-i-n Photodetectors," *J. Lightw. Technol.*, vol. LT-5, no. 1, pp. 1339-1350, Oct. 1987.
- [2.7] K. Kato, S. Hata, K. Kawano, J. Yoshida, A. Kozen, "A high-efficiency 50 GHz InGaAs multimode waveguide photodetector," *J. Quantum Electronics.*, vol. 28, no. 12, pp. 2728 - 2735, Dec. 1992.
- [2.8] F. Xia, J. K. Thomson, M. R. Gokhale, P. V. Studenkov, J. Wei, W. Lin, and S. R. Forrest, "A asymmetric twin-waveguide high-bandwidth photodiode using a lateral taper coupler," (2001), *IEEE Photon. Tech. Lett.*, Vol. 13, No. 8, pp. 845-847, Aug. 2001.

- [2.9] Y. Muramoto and T. Ishibashi, "InP/InGaAs pin photodiode structure maximising bandwidth and efficiency," *Electronics Letters*, vol. 39, no. 24, pp. 1749 - 1750, Nov. 2003.
- [2.10] Johann Osmond, Laurent Vivien, Jean-Marc Fédéli, Delphine Marris-Morini, Paul Crozat, Jean-François Damlencourt, Eric Cassan, and Y. Lecunff, "40 Gb/s surface-illuminated Ge-on-Si photodetectorsI," *Appl. Phys. Lett.*, vol. 95, no. 15, pp. 1116, Oct. 2009.
- [2.11] T. Yoshimatsu, Y. Muramoto, S. Kodama, T. Furuta, N. Shigekawa, H. Yokoyama and T. Ishibashi, "Suppression of space charge effect in MIC-PD using composite field structure," *Elec. Lett.*, Vol. 46 No. 13, Jun. 2010.
- [2.12] H. Terui, M. Shimokozono, M. Yanagisawa, T. Hashimoto, Y. Yamada and M. Horiguchi, "Hybrid integration of eight channel PD-array on silica-based PLCusing micro-mirror fabrication technique," *Electronics Letters*, vol. 32, no. 18, pp. 1662 -1663, Aug. 1996.
- [2.13] T. Ohyama, I. Ogawa, H. Tanobe, R. Kasahara, S. Tsunashima, T. Yoshimatsu, H. Fukuyama, T. Itoh, Y. Sakamaki, Y. Muramoto, H. Kawakami, M. Ishikawa, S. Mino, and K. Murata, "All-in-one 100-Gbit/s DP-QPSK coherent receiver using novel PLC-based integration structure with low-loss and widetolerance multi-channel optical coupling," in *Proc. OECC 2010, PDP PD6*. Jul. 2010.
- [2.14] 光デバイスのための光結合系の基礎と応用, 河野健治 著, 現代工学社, 1991, ISBN13 978-4874721513
- [2.15] 光学薄膜の基礎理論 フレネル係数、特性マトリクス, 小檜山光信 著, オプトロニクス社, 2003, ISBN13 978-4900474963
- [2.16] H. Terui and K. Shutoh, "Novel Micromirror for Vertical Optical Path Conversion Formed in Silica-Based PLC Using Wettability Control of Resin," *J. Lightw. Technol.*, vol. 16, no. 9, pp. 1631-1639, Sep. 1998.
- [2.17] A. Noriki, T. Amano, D. Shimura, Y. Onawa, H. Sasaki, K. Yamada, H. Nishi, T. Tsuchizawa, S. Ukita, M. Sasaki, M. Mori, "Broadband and Polarization-Independent Efficient Vertical Optical Coupling With 45° Mirror for Optical I/O of Si Photonics., vol. 34, no. 3, pp. 3012 - 3018, Feb. 2016.

3 章

- [3.1] H. Takagi, K. Kikuchi, R. Maeda, T. R. Chung and T. Suga, "Surface activated bonding of silicon wafers at room temperature, " *Appl. Phys. Lett.*, vol. 68, no. 16, pp. 2222-2224, Apr. 1996.
- [3.2] H. Wada and T. Kamijoh, "Wafer Bonding of InP to Si and its Application to Optical

- Devices, " Jpn. J. Appl. Phys., vol. 37, no. 3B, pp. 1383-1390, Mar. 1998.
- [3.3] Y. Ohiso and C. Amano, "Thin-film wafer fusion for buried-heterostructure InP-based lasers fabricated on a GaAs substrate, " J. Appl. Phys., vol. 87, no. 6, pp. 2857 -2866, Mar. 2000.
- [3.4] H. Okada, T. Kaneuchi, H. Takagi and O. Ohashi, "Effect of Glass Materials on Joints in Anodic Bonding of Glass to Silicon, " J. Japan Inst. Metals, Vol. 73, No. 2, pp. 11, 2009.
- [3.5] R. F. Wolffenbittel, "Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond, " Sensors and Actuators A, vol. 62, no. 1-3, pp. 680-686, Jul. 1997.
- [3.6] T. Shimatsua and M. Uomoto, "Atomic diffusion bonding of wafers with thin nanocrystalline metal films," Journal of Vacuum Science & Technology B., Vol. 28, No. 4, pp. 706-714, Jul./Aug. 2010.
- [3.7] E. Higurashi, T. Imamura, T. Suga, and R. Sawada, "Low temperature bonding of laser diode chips on Si substrates using plasma activation of Au films," IEEE Photon. Tech. Lett., Vol. 19, No. 24, pp. 1994-1996, Dec. 2007. E. Higurashi, T. Imamura, T. Suga, and R. Sawada, "Low temperature bonding of laser diode chips on Si substrates using plasma activation of Au films," IEEE Photon. Tech. Lett., Vol. 19, No. 24, pp. 1994-1996, Dec. 2007.
- [3.8] I. Christiaens, G. Roelkens, K. D. Mesel, D. V. Thourhout, and R. Baets, "Thin-Film Devices Fabricated With Benzocyclobutene Adhesive Wafer Bonding, " J. Lightw. Technol., vol. 23, no. 2, pp. 517-523, Feb. 2005.
- [3.9] S. Matsuo, T. Nakahara, K. Tateno, and T. Kurokawa, "Novel Technology for Hybrid Integration of Photonic and Electronic Circuits," IEEE Photon. Tech. Lett., Vol. 8, No. 11, pp. 1507-1996, Nov. 1996.
- [3.10] 熱応力 (再増補改訂版), 竹内洋一郎 著, 野田直剛 増補, 日新出版, 1989, ISBN-13 978-4817300706
- [3.11] Handbook series on semiconductor parameters, M. Levinshtein, S. Rumyantsev, and M. Shur, World Scientific Publishing, 1996, ISBN 9789810229344
- [3.12] M. Sugo and M. Yamaguchi, "Buffer layer effects on residual stress in InP on Si substrates," Appl. Phys. Lett., vol. 54, no. 18, pp. 1754-1756, May. 1989.
- [3.13] D. Pasquariello, M. Camacho, F. Ericsson and K. Hjort, "Crystalline Defects in InP-to-Silicon Direct Wafer Bonding, " Jpn. J. Appl. Phys., vol. 40, no. 8, pp. 4837-4844, Aug. 2001.
- [3.14] T. Yoshimatsu, Y. Muramoto, S. Kodama, T. Furuta, N. Shigekawa, H. Yokoyama, and T. Ishibashi.: "Composite-field MIC-PDs for low-bias-voltage operation," in IPRM2010, pp. 417-420, Jun. 2010.

4 章

- [4.1] T. Ohno, K. Yoshino, Y. Muramoto, K. Sano, S. Kodama, N. Shigekawa, "25-Gbit/s receiver optical subassembly using maximized-induced-current photodiode, " in IPRM2010, ThA2-4, pp. 413-417, Jun. 2010.
- [4.2] R. Kunkel, H. G. Bach, D. Hoffmann, C. M. Weinert, I. Molina-Fernandez, and R. Halir, "First monolithic InP-based 90°-hybrid OEIC comprising balanced detectors for 100GE coherent frontends," In IPRM2009, TuB2.2., pp. 167-170, Jun. 2009.
- [4.3] M. Takechi, Y. Tateiwa, and S. Ogita, "Compact 100G coherent receiver using InP-based 90° hybrid integrated with photodiodes," in ECOC2013, P.2.8., Sep.2013.
- [4.4] Y. Sakamaki, Y. Nasu, T. Hashimoto, K. Hattori, T. Saida, H. Takahashi, "Reduction of phase-difference deviation in 90° optical hybrid over wide wavelength range," Electronics Express, Vol. 7, no. 3, pp. 216-221, Feb. 2010.
- [4.5] S. Mechels, K. Takada, and K. Okamoto, "Optical Low-Coherence Reflectometer for Measuring WDM Component," IEEE Photonics Technology Letters, Vol. 11, No. 7, pp. 857-859, Jul. 1999.
- [4.6] Y. Miyata, K. Sugihara, W. Matsumoto, K. Onohara, T. Sugihara, K. Kubo, H. Yoshida, and T. Mizuochi, "A triple-concatenated FEC using soft-decision decoding for 100 Gb/s optical transmission," in OFC/NFOEC2010, OThL3, Mar. 2010.

5 章

- [5.1] W. Forysiak, "Progress in InP-based Photonic Components and Sub-systems for Digital Coherent Systems at 100Gbit/s and beyond," in ECOC2013, Mo.3.C.2., Sep.2013.
- [5.2] A. Matiss, R. Ludwig, J.-K. Fischer, L. Molle, C. Schubert, C.C. Leonhard, H.-G. Bach, R. Kunkel, A. Umbach, "Novel Integrated Coherent Receiver Module for 100G Serial Transmission," in OFC/NFOEC2010, PDPB3, Mar. 2010.
- [5.3] H. Yagi, N. Inoue, R. Masuyama, T. Kikuchi, T. Katsuyama, Y. Tateiwa, K. Uesaka, Y. Yoneda, M. Takechi, and H. Shoji, "InP- Based p-i-n-Photodiode Array Integrated With 90° Hybrid Using Butt-Joint Regrowth for Compact 100 Gb/s Coherent Receiver," IEEE J. Sel. Topics Quantum Electron., vol.20, no.6, pp.374–380, Nov./Dec. 2014.
- [5.4] S. Tsunashima, F. Nakajima, Y. Nasu, R. Kasahara, Y. Nakanishi, T. Saida, T. Yamada, K. Sano, T. Hashimoto, H. Fukuyama, H. Nosaka, and K. Murata, "Silica-based, compact and variable-optical-attenuator integrated coherent

- receiver with stable optoelectronic coupling system,” *Opt. Express*. vol. 20, no. 24, pp. 27174-27179, Nov. 2012.
- [5.5] Optical Internetworking Forum (OIF), “Implementation agreement for integrated dual polarization intradyne coherent receivers,” IA # OIF-DPC-RX-01.2, Nov. 2013.
- [5.6] Y. Sakamaki, H. Yamazaki, T. Mizuno, T. Goh, Y. Nasu, T. Hashimoto S. Kamei, K. Hattori, and H. Takahashi, “One-chip integrated dual polarization optical hybrid using silica-based planar lightwave circuit technology,” in *ECOC2009*, 2.2.4., Sep.2009.
- [5.7] Takashi Inoue and Kazutaka Nara, “Ultrasmall PBS-Integrated Coherent Mixer Using 1.8%-Delta Silica-Based Planar Lightwave Circuit,” in *ECOC2010*, Mo.2.F.4., Sep.2010.
- [5.8] Y. Nasu, K. Watanabe, M. Itoh, H. Yamazaki, S. Kamei, R. Kasahara, I. Ogawa, A. Kaneko, and Y. Inoue, "Ultrasmall 100 GHz 40-Channel VMUX/DEMUX Based on Single-Chip 2.5%- PLC," *J. Lightw. Technol.*, vol. 27 no. 12, pp. 2087-2094, Jun. 2009.
- [5.9] K. Murata, T. Saida, K. Sano, I. Ogawa, H. Fukuyama, R. Kasahara, Y. Muramoto, H. Nosaka, S. Tsunashima, T. Mizuno, H. Tanobe, K. Hattori, T. Yoshimatsu, H. Kawakami, E. Yoshida, “100-Gbit/s PDM-QPSK coherent receiver with wide dynamic range and excellent common- mode rejection ratio,” *Optics Express*, Vol. 19 no. 26, pp. B125-B130, Dec. 2011.
- [5.10] Y. Nasu, T. Mizuno, R. Kasahara, and T. Saida, “Temperature insensitive and ultra wideband Silica-based dual polarization optical hybrid for coherent receiver with highly symmetrical interferometer design,” *Opt. Exp.*, vol. 19, no. 26, pp. B112–B118, 2011.
- [5.11] T. Mizuno, T. Saida, Y. Nasu, T. Yamada, Y. Hashizume, and H. Takahashi, “Ultra-Compact and Low-Loss Silica-Based Dual Polarization Optical Hybrid for Digital Coherent Receiver with Excellent Common-Mode Rejection Ratio,” in *OFC2013*, OTh3H.3., Mar. 2013.
- [5.12] A. H. Gnauck, P. J. Winzer, S. Chandrasekhar, X. Liu, B. Zhu, and D. W. Peckham, “10 × 224-Gb/s WDM Transmission of 28-Gbaud PDM 16-QAM on a 50-GHz Grid over 1,200 km of Fiber,” in *OFC2010*, PDPB8, Mar. 2010.
- [5.13] M.-F. Huang, S. Zhang, K. Mino, and Y. Aono, “Transmission of 400G dual-carrier DP-16QAM and multi-carrier DP-QPSK signals over regional and long-haul distances with span lengths greater than 200 km,” in *OFC2014*, Th4F.3., Mar. 2014.
- [5.14] Y. Hashizume, M. Itoh, T. Hashimoto and M. Itoh, “Compact and low-loss

- silica-based dual polarisation optical hybrid with PBS based on large geometrical birefringence," *Elec. Lett.*, Vol. 49 No. 20, pp. 1288-1290, Sep. 2013.
- [5.15] M. Takahashi, Y. Uchida, S. Yamasaki, J. Hasegawa, and T. Yagi, "Development of Low Loss Ultra-High Δ ZrO₂-SiO₂ PLC for Next Generation Compact and High-Density Integrated Devices, " *IEICE Trans. Electron.*, Vol. E97-C, no. 7, pp. 725-730, Jul. 2014.
- [5.16] T. Nasu, M. Kohtoku, Y. Hibino, "Polarization-Insensitive Phase Trimming of Silica-Based Waveguide Using 193- and 244-nm UV Irradiation," *J. Lightw. Technol.*, vol. 27, no. 20, pp. 4563 - 4569, Jun. 2009.
- [5.17] T. Mizuno, T. Kitoh, M. Itoh, T. Saida, T. Shibata, and Y. Hibino, "Optical spotsize converter using narrow laterally tapered waveguide for planar lightwave circuits," *J. Lightw. Technol.*, vol. 22, no. 3, pp. 833-839, Mar. 2004.
- [5.18] S. Yamasaki, Y. Uchida, M. Takahashi, J. Hasegawa and T. Yagi, "Spot Size Converter with Cross-Vertical Taper for Low-Loss Coupling between ZrO₂-SiO₂ PLC and SMF," in *OFC2014, Tu3E.2.*, Mar. 2014.
- [5.19] T. Hashimoto, T. Saida, I. Ogawa, M. Kohtoku, T. Shibata, and H. Takahashi, "Optical circuit design based on a wavefront-matching method," *Opt. Lett.*, vol. 30, pp. 2620-2622, Oct. 2006.
- [5.20] Y. Sakamaki, T. Saida, T. Hashimoto, and H. Takahashi, "Low-loss Y-branch waveguides designed by wavefront matching method," *J. Lightw. Technol.*, vol. 27, no. 9, pp. 1128-1134, May 2009.
- [5.21] Y. Inoue, H. Takahashi, S. Ando, T. Sawada, A. Himeno, and M. Kawachi, "Elimination of polarization sensitivity in silica-based wavelength division multiplexer using a polyimide half waveplate," *J. Lightw. Technol.*, vol. 15, no. 10, pp. 1947-1957, Oct. 1997.

研究業績

【本論文に関する研究業績リスト】

- [1] Yu Kurata, Yusuke Nasu, Munehisa Tamura, Haruki Yokoyama, Yoshifumi Muramoto, “Heterogeneous integration of high-speed InP PDs on silica-based planar lightwave circuit platform” 37th European Conference and Exhibition on Optical Communication (ECOC), Th.12.B.5 (2011)

- [2] Yu Kurata, Yusuke Nasu, Munehisa Tamura, Ryoichi Kasahara, Shinichi Aozasa, Takayuki Mizuno, Haruki Yokoyama, Satoshi Tsunashima, Yoshifumi Muramoto, “Silica-based PLC with heterogeneously-integrated PDs for one-chip DP-QPSK receiver” 38th European Conference and Exhibition on Optical Communications (ECOC), Mo.2.E.2 (2012)

- [3] Yu Kurata, Yusuke Nasu, Munehisa Tamura, Ryoichi Kasahara, Shinichi Aozasa, Takayuki Mizuno, Haruki Yokoyama, Satoshi Tsunashima, and Yoshifumi Muramoto, “Silica-Based PLC with Heterogeneously-Integrated PDs for One-Chip DP-QPSK Receiver ” Optics Express, Vol. 20, Issue 26, pp. B264-B269 (2012)

- [4] Mikitaka Itoh, Yu Kurata, “Heterogeneous integration of InP PDs on silica-based PLCs” Optical Fiber Communication Conference and Exposition and the National Fiber Optic Engineers Conference (OFC/NFOEC), OTh3H (2013)

- [5] Yu Kurata, “Heterogeneous integration of active semiconductors with silica-based PLC” 39th European Conference and Exhibition on Optical Communications (ECOC), Mo.4.B.1 (2013)

- [6] Yu Kurata, Yusuke Nasu, Munehisa Tamura, Yoshifumi Muramoto, Haruki Yokoyama and Mikitaka Itoh, “Fabrication of InP-PDs on silica-based PLC using heterogeneous integration technique” Journal of Lightwave Technology, Vol. 32, Issue 16, pp.2841-2848 (2014)

- [7] Yu Kurata, Yasuaki Hashizume, Shinichi Aozasa, Mikitaka Itoh, Toshikazu Hashimoto, Hiromasa Tanobe, Yasuhiko Nakanishi, Eiji Yoshida, Hiroyuki Fukuyama, Hiroshi Yamazaki, Takashi Goh, Haruki Yokoyama, Yoshifumi Muramoto, “400-G coherent receiver using silica-based heterogeneously-integrated

PLC with newly developed waveplate type PBS” 40th European Conference and Exhibition on Optical Communications (ECOC), We.2.4.2 (2014)

- [8] Yu Kurata, Yasuaki Hashizume, Shinichi Aozasa, Mikitaka Itoh, Toshikazu Hashimoto, Hiromasa Tanobe, Yasuhiko Nakanishi, Eiji Yoshida, Hiroyuki Fukuyama, Hiroshi Yamazaki, Takashi Goh, Haruki Yokoyama and Yoshifumi Muramoto, “Heterogeneously-Integrated PLC with Low-Loss Spot Size Converter and Newly Developed Waveplate PBS for DC-DP- 16QAM Receiver” Journal of Lightwave Technology, Vol. 33, Issue 6, pp. 1202-1209 (2015)
- [9] 倉田 優生 , “小型高機能な集積型光デバイス実現に向けた石英系平面光波回路におけるヘテロジニアス集積技術の展開” エレクトロニクス実装学会誌, Vol. 20, No.6, pp. 401-406 (2017)

【本論文以外に関する研究業績リスト】

- [10] Shinichi Aozasa, Yu Kurata, Yasuaki Hashizume, Mikitaka Itoh, Hiroyuki Fukuyama, “Thermal via technology for silica-based planar lightwave circuit” 3rd IEEE CPMT Symposium, Japan, Session 7 (2013)
- [11] H. Tanobe, Y. Kurata, Y. Nakanishi, H. Fukuyama, M. Itoh, E. Yoshida, “Compact 100Gb/s DP-QPSK integrated receiver module employing three-dimensional assembly technology” 39th European Conference and Exhibition on Optical Communications (ECOC), We.2.B.3 (2013)
- [12] H. Tanobe, Y. Kurata, Y. Nakanishi, H. Fukuyama, M. Itoh, and E. Yoshida, “Compact 100 Gb/s DP-QPSK Integrated Receiver Module Employing Three-dimensional Assembly Technology” Optics Express, Vol. 22, Issue 5, pp. 6108-6113 (2014)

謝辞

本論文をまとめるにあたりまして、懇切なご指導、ご鞭撻を賜りました、九州大学大学院システム情報科学府 加藤和利 教授に謹んで感謝の意を申し上げます。また、貴重なご教示、ご助言を賜りました、同学府 浅野種正 教授、同学府 興雄司 教授に心より感謝の意を表します。

本研究は、日本電信電話株式会社 NTT デバイスイノベーションセンタ（旧 NTT フォトニクス研究所）および NTT 先端集積デバイス研究所における研究開発業務の一環として執り行われたものです。本研究の機会を与えただけと共に、懇切なご指導をいただきました NTT エレクトロニクス株式会社 フォトニックコンポーネント事業本部 鈴木扇太 本部長、NTT デバイスイノベーションセンタ 金子明正 所長、NTT 先端集積デバイス研究所 岡田顕 所長、同 児玉聡 部長、同 井藤幹隆 部長、NTT デバイスイノベーションセンタ 才田隆 プロジェクトマネージャ、NTT エレクトロニクス株式会社 フォトニックコンポーネント事業本部 井上靖之 様、IDT 村田浩一 Sr. Director に深く感謝申し上げます。

日頃よりご指導とご助言を頂いております、NTT デバイスイノベーションセンタ 石川光映 ディベロップメントリーダー、NTT 先端集積デバイス研究所 笠原亮一 グループリーダー、また、入社以来、本研究の根幹を成す集積技術に関してご指導とご助言をいただきました NTT デバイスイノベーションセンタ 那須悠介 主任研究員に深く感謝申し上げます。

石英系 PLC の設計や作製、評価に関しまして、ご協力とご助言を頂きました、NTT 先端集積デバイス研究所 橋本俊和 グループリーダー、NTT アクセスサービスシステム研究所 青笹真一 主任研究員、NTT デバイスイノベーションセンタ 橋詰泰彰 主任研究員、NTT 未来ねつと研究所 水野隆之 主任研究員、NTT エレクトロニクス株式会社 小湊俊海様、旧フォトニクス研究所 田村宗久様に深く感謝いたします。

PD の設計および作製に関しまして、ご協力とご助言を頂きました、NTT 先端集積デバイス研究所 松尾慎治 上席特別研究員、NTT エレクトロニクス株式会社 村本好史 様、鈴鹿工業高等専門学校 横山春喜 教授、日本電信電話株式会社 瀬川徹 様に深く感謝いたします。

高周波実装や伝送特性評価に関しまして、ご協力とご助言を頂きました、NTT デバイスイノベーションセンタ 田野辺博正 上席ラボスペシャリスト、NTT エレクトロニクス株式会社 吉田英二 様、同 中西泰彦 様、NTT 先端集積デバイス研究所 福山裕之 主任研究員、同 綱島聡 主任研究員、NTT デバイスイノベーションセンタ 郷隆司 主任研究員、NTT 先端集積デバイス研究所 山崎裕史 特別研究員に深く感謝いたします。

本研究を進めるにあたり多岐にわたる様々なご協力を頂きました、旧 NTT フォトニクス研究所、NTT デバイスイノベーションセンタ、NTT 先端集積デバイス研究所、ならびに、NTT エレクトロニクス株式会社の皆様に、心よりお礼を申し上げます。

最後に、本研究を継続するにあたって、心身ともに支えていただきました妻 麻衣に深く感謝いたします。