

## メタル・ソース/ドレイン型Ge-CMOSのためのデバイス化技術に関する研究

永富, 雄太

<https://doi.org/10.15017/1807082>

---

出版情報：九州大学, 2016, 博士（工学）, 課程博士  
バージョン：  
権利関係：全文ファイル公表済

氏 名 : 永富 雄太

論 文 名 : メタル・ソース/ドレイン型 Ge-CMOS のためのデバイス化技術に関する研究

区 分 : 甲

## 論 文 内 容 の 要 旨

大規模集積回路 (ULSI) は高性能な情報通信機器の構成素子として広く用いられている。ULSI の性能向上は、その基本素子である金属-酸化物-半導体電界効果トランジスタ (MOSFET: Metal-Oxide-Semiconductor field-effect transistor) を 3 次元的に微細化することにより実現されてきた。しかし、近年では微細化によるゲートリーク電流の増大やソース/ドレイン (S/D: Source/Drain) の寄生抵抗の増大等の問題から微細化による性能向上に限界が見え始めている。このような状況から、近年では、Si よりも高いキャリア移動度を有する Ge-MOSFET の研究開発が加速している。しかし、Ge は Si よりも不純物の拡散係数が大きく固溶度が低いため、高濃度で浅い接合の S/D 形成は困難である。著者は、この S/D の課題をメタル/Ge コンタクトで解決しようとした。この場合、相補型 MOS (CMOS: Complementary MOS) は、n-および p-MOSFET で構成されるので、両方の MOSFET に対して、デバイス化技術を確立する必要がある。本論文は、メタル S/D 型 Ge-CMOS の実現に必要なプロセス技術の構築を目指した研究結果をまとめたものである。

第 1 章では、スケーリングとポストスケーリング技術について述べた。その中で、本研究で取り組んだチャネルエンジニアリング、ゲートスタックエンジニアリング、および S/D エンジニアリングの重要性について説明した。また、著者の所属する研究室での過去の研究成果を述べ、本研究を遂行するに当たり著者が取り組むべき課題を示した。

第 2 章では、従来の  $\text{SiO}_2/\text{GeO}_2/\text{Ge}$  とは異なる高誘電率絶縁膜 (high- $k$ ) /Ge 構造に対して、Al 堆積後熱処理 (Al-PMA: Al postmetallization annealing) 効果を調査した結果を述べた。high- $k$  膜には  $\text{Al}_2\text{O}_3$  膜を用い、電子サイクロトロン共鳴 (ECR: Electron cyclotron resonance) プラズマ酸化と組み合わせることで  $\text{Al}_2\text{O}_3/\text{GeO}_x/\text{Ge}$  構造を作製し、その基本的な作製プロセスを確立した。また、確立した  $\text{Al}_2\text{O}_3/\text{GeO}_x/\text{Ge}$  構造に対して Al-PMA 効果を調査するため、Al/ $\text{Al}_2\text{O}_3$  界面に  $\text{SiO}_2$  膜を挿入して Al-PMA 効果を電気的特性から調べた結果を述べた。結果として、 $1 \times 10^{11} \text{ cm}^2 \text{ eV}^{-1}$  までの  $D_{it}$  の低減を実現し、 $\text{Al}_2\text{O}_3/\text{GeO}_x/\text{Ge}$  構造に対する Al-PMA の有用性を実証した。更に、p-MOSFET の S/D として用いた HfGe/Ge コンタクトの寄生抵抗が高いとの課題を抽出した。

第 3 章では、HfGe/Ge コンタクトに代わる S/D 材料として、PtGe/Ge コンタクトに注目して、そのコンタクトの電気特性と熱安定性を調べた結果を述べた。また、PtGe/Ge コンタクトに対して有効なパッシベーション法を確立するため、数種類の絶縁膜を用いてコンタクト特性を比較した結果を述べた。更に、PtGe/Ge コンタクトを S/D に用いて、p-MOSFET を試作し、デバイス特性から  $R_p$  を定量的に算出した。結果として、

HfGe-S/D の  $R_p$  は  $\sim 300 \Omega$  であるのに対し、PtGe-S/D の  $R_p$  は  $\sim 50 \Omega$  であることを示し、PtGe/Ge コンタクトがメタル S/D 型 Ge p-MOSFET の S/D として有効であることを述べた。

第 4 章では、Al-PMA による正孔チャネル移動度向上のメカニズムについて検討した結果を述べた。Ge-MOS キャパシタ (CAP: capacitor) を用いて電気的特性を詳細に調査することで、Al-PMA によって生じる各現象を明確化した。また、Al-PMA 前後の MOSCAP に対して構造解析を行い、Al-PMA によるゲートスタック中の構造変化を調べた結果を述べた。更に、3 章で確立した PtGe-S/D を用いて p-MOSFET を試作し、デバイス特性から Al-PMA 効果を調べた。これらの結果を総合的に判断し、Al-PMA による正孔チャネル移動度の向上は、MOS 界面付近のクーロン散乱中心の量の低減により実現できると結論した。

第 5 章では、TiN-S/D 型 Ge n-MOSFET に於ける  $R_p$  の低減について検討した結果を述べた。TiN-S/D を埋め込み構造とすることで、埋め込み構造のない場合の  $R_p$  ( $\sim 1400 \Omega$ ) を 1 桁以上低減させることに成功した。また、ALD-HfO<sub>2</sub> 膜を用いた低 EOT 領域の n-MOSFET も作製し、両者を比較することで  $R_p$  が低減するための埋め込み深さの適正化についての結果を述べた。

第 6 章では、各章で得られた結果を纏めた。