

学位論文審査報告

<https://hdl.handle.net/2324/1654366>

出版情報：九州大学大学院システム情報科学紀要. 5 (1), pp.153-165, 2000-03-01. 九州大学大学院システム情報科学研究所
バージョン：
権利関係：

学位論文審査報告

氏名(本籍) 井上 尚 (熊本県)
学位記番号 シ情 博甲第77号(工学)
学位授与の日付 平成11年7月27日
学位論文題名 ウェーブレットを用いたデジタル画像の電子透かし技術に関する研究

論文調査委員

(主査) 九州大学 教授 西 哲 生
(副査) " " 香 田 徹
" " " 迫 江 博 昭

論文内容の要旨

近年、インターネットの普及やデジタル技術の発達により、デジタルデータへのアクセスやそのコピーが誰でも簡単に行えるようになり、それに伴い、著作権を無視した不正コピー、不正使用が問題となっている。電子透かし技術は、デジタル画像等の主情報に著作者の氏名や日付、購入者情報などの副情報を人間には知覚できないように透かしとして埋め込み、不正を防止または抑制する目的を持つ。

電子透かし技術を著作権保護の目的に用いる場合、1)透かし入りコンテンツの品質劣化が知覚できないこと、2)各種の画像処理に対してロバストであること、例えば、MPEGやJPEGなどの非可逆圧縮、拡大・縮小・回転、切り出し、ノイズ除去などの処理を施しても透かし情報が消えないこと、などの要件を満たす必要がある。さらに、3)埋め込んだ透かし情報を検出する際に、鍵データとしてオリジナルのコンテンツを必要としない方式が望まれている。

デジタル画像に対する電子透かし技術は、一般に画素そのものに透かし情報を埋め込む「空間領域利用型」と画像データを周波数変換し、その周波数成分に透かし情報を埋め込む「周波数領域利用型」に分けられる。これまでに電子透かし方式は数多くの提案がなされているが、各種画像処理に対するロバスト性の検討が十分でなかったり、ロバスト性を持たせる方式では検出の際にオリジナルのコンテンツを必要とするものが多く、今後の研究開発が期待されている。

画像処理に対するロバスト性を持たせるには、低周波成分に透かし情報を埋め込む必要がある。そのため、「周波数領域利用型」では周波数変換手法として、フーリエ変換、離散コサイン変換、ウェーブレット変換等が用いられている。これらの中でもウェーブレット変換は、ブ

ロック歪みを伴わず人間の視覚特性に適した埋め込みが可能で、かつ次世代の画像符号化方法として適用が見込まれている。

本論文では、ウェーブレット変換を用いた静止画および動画像に対する電子透かし方式について新たな手法を提案し、画質やロバスト性について詳細に検討を行ったものであり、6章より構成される。

第1章では、本研究の背景および従来技術の電子透かし方式について整理するとともに、本研究の目的および概要を述べた。

第2章では、ウェーブレット変換と多重解像度解析について概説した。まず、ウェーブレット関数の定義と基本的な性質について記述し、積分ウェーブレット変換とウェーブレット級数に関して述べた。次に、多重解像度解析に基づいたウェーブレット関数の構成法について記述し、ウェーブレット分解・再構成アルゴリズムを示した。さらに、画像信号の多重解像度解析について述べ、画像信号の多重解像度表現と人間の視覚特性との関係について述べた。

第3章と第4章では、静止画を対象とした電子透かし方式の提案を行った。

第3章では、画像信号をウェーブレット変換し、画像の高周波成分に対応する多重解像度表現(MRR)に透かし情報を埋め込む方式を提案した。まず、MRR成分のウェーブレット係数を零ツリーと非零ツリーに分類し、その特徴や人間の視覚特性との関連性について述べた。これに基づき、零ツリーと非零ツリーへの埋め込みアルゴリズムをそれぞれ提案した。さらに、標準画像を用いた計算機シミュレーションを行い、画質評価と各種画像処理に対するロバスト性について本手法の有効性を確認した。

第4章では、画像信号の最低周波数成分に対応する多重解像度近似(MRA)に透かし情報を埋め込む方式を提案した。従来の電子透かし方式では画質劣化を招くという理由で、あまり用いられていなかった最低周波数成分への埋め込みアルゴリズムを提案し、その実現が可能であることを明らかにした。その結果、第3章で提案した電子透かし方式に比べて、より強いロバスト性を実現できることを示した。さらに、画質・ロバスト性に関して従来方式との特性比較を行い、提案手法の有効性を明らかにした。

第5章では、動画像に対する透かし情報の埋め込みについて検討した。まず、従来方式の特徴や問題点を明らかにし、静止画に対する従来の埋め込み方式が動画像に対して適用できないことを指摘した。そこで、第4章の手法を拡張し、MRR成分のエネルギーから画像信号のエッジや詳細部分の推定を行い、この部分に対応するMRA成分に透かし情報を埋め込むアルゴリズムを提案

した。その結果、検出の際には埋め込み位置や原画像を必要とせず、少ない鍵データだけでMPEG圧縮した透かし入り動画像から透かし情報が検出できた。さらに、多値データの透かし情報を埋め込むことで、コピーの世代管理技術としての多重上書き機能を実現できた。最後に、標準画像を用いた計算機シミュレーションを行い、画質評価、MPEG圧縮に対するロバスト性、および多重上書き処理について本手法の有効性を検証した。

第6章は本論文の結論であり、本研究の成果をまとめ、今後の課題について述べた。

論文調査の要旨

近年、インターネットの普及やデジタル技術の発達により、デジタルデータへのアクセスやそのコピーが誰でも簡単に行えるようになり、それに伴い、著作権を無視した不正コピーが問題となっている。その解決策の一つとして電子透かし技術がある。本論文ではデジタルデータとして専らデジタル画像を考察の対象とする。

電子透かしは、主情報であるデジタル画像に著作者の氏名や日付、購入者情報などの副情報を埋め込み、不正を防止または抑制する目的をもつ。したがって電子透かしには、透かし情報埋め込みに伴う画質劣化が知覚できないこと、非可逆圧縮、拡大・縮小、回転、切り出し、平滑化等の画像処理に対してロバスト性(耐性)をもつこと、透かしデータの改竄ができにくいこと、などが要求される。電子透かし方式は、画質劣化を伴わない範囲でできるだけ多量のデータが埋め込める方がよく、また埋め込み情報検出の際、鍵データとして原画像を必要としないことが望ましい。しかしながらこれら諸要求をすべて満たす方式は見いだされてなく、従来の研究では、情報検出に原画像を要することが多く、またロバスト性の定量的な検証すらあまり行われていない。

本論文は、次世代の画像符号化方法として有望なウェーブレット変換を基礎として、静止画および動画に対し、情報検出の際に原画像を要しない四つの電子透かし方式を提案し、画質劣化及び非可逆圧縮、拡大・縮小、平滑化等の画像処理に対するロバスト性を従来法と比較検討している。画像信号を2次元ウェーブレット変換し、その低周波部分をさらにウェーブレット変換する、という操作を数回繰り返し、得られたウェーブレット係数の内の最低周波部分を多重解像度近似(MRA)といい、それ以外を多重解像度表現(MRR)という。本論文の成果は以下の三点で評価できる。

(1)多重解像度表現(MRR)の係数の中で、比較的小きな値をもつ零ツリーといわれる一連のウェーブレット係数を小さな値 m_1 または m_2 で置換することにより1ビットを埋め込む方式、および比較的大きな値をもつ係数 $X(T_1 \leq X \leq T_2)$ を T_1 または T_2 に置換することにより

1ビットを埋め込む方式を提案している。前者は小さな値を変更するだけなのでほとんど画質劣化を伴わず、かつ零ツリーの冗長性によりロバスト性を有する。後者は、画像のエッジ部分または変化の多い部分に情報を埋め込むことに相当し、これらの部分に対する感度が低いという人間の視覚特性をうまく利用している。標準画像を用いたシミュレーションにより本方式は、画質劣化及び各種画像処理に対するロバスト性の両方の点で優れた特性をもつことが示されている。

(2)これまでの電子透かし方式では画質劣化を招くという理由で用いられていなかった多重解像度近似(MRA)に、透かし情報を埋め込む手法を提案している。MRAを 2×2 ブロックに分割し、各ブロックにおいて係数の平均値をある定数で除いた数が整数になるように係数を変更し、情報をその整数の偶奇に対応させることにより1ビットを埋め込む方式である。MRA部分は元々画像処理に対する強いロバスト性を有しており、上記の変更による係数値の変化は小さく、実際に画質劣化も小さいことをシミュレーションでも確認している。主観的画質評価のみならず定量的な画質基準のもとでも、従来法よりロバスト性を有していることを確認している。

(3)動画に対しては、静止画に対する上記(2)の方式が画質劣化の点で適用できないことを指摘し、新たにMRAに対する埋め込み手法を提案している。すなわち、MRRのエネルギーから画像のエッジや変化の多い部分の推定を行い、この部分に対応するMRAに透かし情報を埋め込む方式を提案している。さらに、情報検出のための埋め込み位置情報の代わりに、少ない鍵データだけで済ます工夫を行っている。標準画像を用いてシミュレーションを行い、画質評価及びMPEG圧縮に対するロバスト性の検証を行い、提案手法の有効性を確認している。

以上を要約すると、本論文は、2次元ウェーブレット変換を用いて静止画および動画に対する新たな電子透かし方式を提案し、画質及び各種画像処理に対するロバスト性の両面についてシミュレーションによりその有効性を実証したもので、情報工学に寄与するところが大きい。よって本論文は博士(工学)の学位論文に値するものと認める。

氏名(本籍) 藤田 修 (福岡県)
 学位記番号 シ情 博甲第78号(工学)
 学位授与の日附 平成11年9月30日
 学位論文題名 ニューラルネットワークの回路規模最小化設計と集積化に関する研究

論文調査委員

(主 査) 九州大学 教授 西 哲 生
(副 査) 〃 〃 平 澤 宏 太 郎
〃 〃 〃 新 島 耕 一

論文内容の要旨

本研究は、ニューラルネットワークの設計法、学習法、ならびにハードウェア実現手法に関するものである。ニューラルネットワークは生物の神経系情報処理の機能を工学的に実現しようとするためのモデルである。この目的は、与えられた入出力データをもとにその入出力関係を学習し、その機能を近似的に実現する情報処理系を自動的、適応的に構築することにある。これらの動作はほとんどすべて並列・分散的に実行されるモデルとなっている。この特徴を最大限に活かすためには、従来の逐次処理・中央集権的なノイマン型のデジタル計算機とは異なるハードウェア上で実現することが期待されている。

本研究では、設計法、学習法、ハードウェア実装法のそれぞれについて、ハードウェア化の観点を考慮した課題を設定し、問題解決を図った。設計法に関しては、与えられた学習課題を実現するのに必要となるニューロン数を効率よく推定し、できるだけ回路規模の小さいニューラルネットワークを設計する手法を提案した。学習法に関しては、ローカルミニマム問題を軽減し、学習演算の並列性と汎用性を高め、さらに演算精度が低くても学習可能な手法を提案した。ハードウェア実装法に関しては、無駄な演算を省略し、高速演算が可能なデジタルニューロチップの設計、試作を行った、また、将来有望と期待されるアナログニューロチップにおいてキーデバイスとなるアナログメモリに関して、制御性に優れた新構造の浮遊ゲートアナログメモリを提案し、設計・試作・評価を行った。

第一章は序論であり、ニューラルネットワーク研究の歴史的背景、本研究の目的および本論文の構成について述べる。

第二章では、準備段階として、ニューラルネットワークの前提概念や基本事項を概略的に述べ、その中で本論文で使用される数式表現や用語を説明している。まず、最初にニューロンとそのネットワークの数理モデルについて述べ、ネットワークの動作、学習法のいくつかの種類とその特徴、学習データや汎化能力などの問題点、それから、デジタル回路、アナログ回路によるハードウェア実装に関する課題などを述べている。

第三章では、与えられた入出力データを行列で表現し、入力行列から出力行列への非線形な変換がニューラルネットワークの機能であるとみなして、その変換の過程の一つのモデルを提案している。提案法では、最終出力ニューロンを線形ニューロンとし、非線形中間層ニュー

ロンを逐次的に追加していくことで、出力の最小2乗誤差を段階的に低減する手法を用いている。さらに、最小2乗誤差の減少量を統計的なモデルをたてて推定し、その結果明らかとなった出力誤差と中間層ニューロンの必要数との関係について述べている。

第四章では、上述の変換の過程として、非線形中間層ニューロンの出力データをニューラルネットワークの内部表現とみなし、この内部表現が満たすべき必要条件を考察している。そして、ここで得られた条件式を利用して、非線形中間層ニューロンの出力値を決定する方法を提案している。この手法を、各ニューロンの出力が2値である場合に適用して、できるだけ少ないニューロン数で条件式が成立するような工夫を行い、この手法が小規模回路設計に有効であることを示す。

第五章では、学習法の一つとして、試行錯誤相関学習と呼ぶ手法を提案している。この手法では、シナプス荷重に意図的に変化を与え、その結果ニューラルネットワークの性能を表す評価関数の値がどれほど変化するかを測定する。そして、シナプス荷重の変化量と評価関数値の変化量との相関に基づいて、評価関数値が改善される方向にシナプス荷重を修正する手法を提案している。この手法を用いると、シナプス荷重の変動を大きくすることで、ローカルミニマムに捕捉され難く、大域的最適解に到達する可能性が高くなることを実験的に示す。また、倒立振子の制御装置などの複雑なシステムを学習させることも可能であることを、計算機シミュレーションで示している。なお、この手法はハードウェア実装の観点からも、演算精度が低くても学習可能、学習回路が簡単になるなどの利点があることを述べている。

第六章では、デジタル回路技術によるニューロチップの回路構成法について述べている。特に、ニューラルネットワークの演算において無駄とみなされる演算を省略するデジタル演算技法について考察している。この結果に基づいて、この技法を取り入れたニューロチップを設計、試作した結果を述べる。

第七章では、アナログ回路技術によるニューロチップの構成法について述べる。特に、キーデバイスとなるアナログメモリについて様々な可能性を考察し、その中から現在最も集積化するのに適した浮遊ゲート MOSFET を選択する。そして、従来技術におけるデバイスではアナログ値の微調制御が困難であることを実験的に明らかにし、それを解決する回路技術と新構造のデバイスを提案している。この新デバイスを利用して、実際にアナログニューロチップを設計、試作し、動作評価を行った結果を述べている。

第八章は以上の研究をまとめた結論である。

論文調査の要旨

階層型ニューラルネットワークの学習の基本的問題は、与えられた2値入出力データ対の集合に対してこれを入出力データとするように、ネットワークの重み係数を自動的に、適応的に求めることにある。学習の際隠れ層のユニット数は、ネットワークの汎化能力の観点及び集積化の観点から、与えられた条件を満たす範囲で出来るだけ少ないことが望ましい。しかし従来の研究では、隠れユニットの最小個数は、比較的小規模の回路に対してすら知られていない。またニューラルネットワークのハードウェア実装上から、隠れ層に限らず、アナログメモリ部や演算部の小規模回路化も要請される。

本論文では、比較的低次元の問題に対する隠れユニット数最小化設計を目的とし、問題の新しい定式化を行い、これをもとにして準最適解を求めるとともに、ニューラルネットワーク集積化の際の規模縮小化のための種々の工夫を提案しており、以下の4点で評価できる。

(1)ニューラルネットワークの設計法として、与えられた入力データベクトルの集合 X に対し隠れ層ユニットに相当するベクトル h_i を逐次定めるのに、 X と h_k ($k=1,2,\dots,i$) の張る部分空間と所望の出力データベクトル z との距離が最小となるように h_i を決めることを提案している。ここでは出力ユニットの特性を線形と仮定しており、 h_i は X と h_k ($k=1,2,\dots,i-1$) の非線形関数である。 h_i の追加に伴う誤差の減少量の簡潔な代数的表現を与えると共にこれの統計的期待値を計算し、誤差がユニット数の増加にしたがって指数関数的に減少するという興味深い結果を得、さらにこれをもとに隠れユニットの必要数を推定している。最小構成ユニット数が既知であるパリティ関数や論理関数の実現に本手法を適用した結果、従来法よりも平均的に少ない隠れユニット数で実現できること及び本手法ではほとんどの場合最適解が得られることを示している。

(2)出力ユニットが飽和形非線形特性 F をもつ場合、出力ベクトル z は通常飽和領域にあるので $F(y)=z$ を近似的に満たす y はかなり自由に選べる。与えられたベクトル集合 X に対して最小個数のベクトルの集合 H を定め、 X と H の張る空間内に y が存在するようにする方法を提案し、この方法が小規模ニューラルネットワークの設計に有効であることを示した。また、隠れユニット数と状態空間の次元との関係を明らかにしてユニット数最小化の指針を示し、論理関数や AD 変換回路の設計例でその有効性を示している。

(3)オンライン学習法の一方法として、重み係数に比較的大きな変化を与えて評価関数の変化量を求め、評価関数が大域的に減少する方向に重み係数を修正するアルゴリズム(試行錯誤相関学習法)を提案している。重み係

数の変動を大きくすることでローカルミニマムに捕捉され難く、計算精度が低くても学習可能で、実際大域的最適解に到達する可能性が高いことを実験的に示している。この手法はハードウェア化に適する学習法となっている。本手法が、倒立振子の制御装置などの複雑なシステムの学習に適用可能であることを、計算機シミュレーションで示している。

(4)ニューラルネットワークの集積化のための回路規模削減に関して種々の工夫を提案している。具体的には、学習過程に必要な積和計算等の効率化として、1)連想メモリを用いた概算法、2)ビット分割による概算法、3)変化分のみ計算、4)出力関数での飽和特性の利用、5)BP学習に適したメモリアクセス法等々。これらの工夫を実際のニューロチップの設計・試作に適用して動作評価を行い、その有効性を実証している。さらに、アナログニューロチップのキーデバイスとなるアナログメモリとして、アナログ値の微調制御が可能な浮遊ゲート MOS-FET の回路技術や新構造デバイスを提案し、試作・評価を行い、その有効性を実証している。

以上を要約すると、本論文は、新たな定式化の基でフィードフォワードニューラルネットワークの回路規模最小化設計手法を与え、また集積回路としての実装法を考慮した回路の簡単化法を種々提案し、さらにアナログメモリを含むニューラルネットワークを設計・試作してその有効性を確認したもので、情報工学に寄与するところが大きい。よって本論文は博士(工学)の学位論文に値するものと認める。

氏名(本籍) 坂田 治久 (愛媛県)
 学位記番号 シ情 博甲第79号(工学)
 学位授与の日附 平成11年9月30日
 学位論文題名 三角バリアポテンシャル構造を用いた面型光機能素子に関する研究

論文調査委員

(主査) 九州大学 教授 吉田 啓二
 (副査) 〃 〃 黒木 幸令
 〃 〃 〃 岡田 龍雄

論文内容の要旨

近年、情報処理の高速化及び大容量化の要請から、通信媒体として光を用いた光情報処理の研究が活発になってきている。そこでは、入力した光信号に論理演算や記憶等の処理を施し出力として取り出す光信号処理用デバイスが必要となる。さらに、光信号処理用デバイスは、単独で用いられるだけでなく空間的に並列に並べることにより、大規模並列情報処理も可能になると期待される。そのため、素子を2次的に集積して用いることができ、

並列動作可能な面型光機能素子が求められている。このような特性を有する面型光機能素子を2次元的に集積することで、超並列性という光の特徴を生かすことができ、並列光情報処理、画像の直接処理等が可能となる。しかし、これまでに開発された素子の機能では、上記の用途に用いるには不十分であった。本研究は、並列光情報処理への応用を目指し、化合物半導体の三角バリアポテンシャル構造を基にした3種類の面型光機能素子の提案を行い、その有効性を実証することを目的とする。本論文は5章で構成されており、第1章は序論で、研究の背景、研究の目的および論文の構成について述べた。

第2章では三角バリアポテンシャル構造を有し波長1 μm 帯で動作する面型光機能素子、三角バリア光スイッチ(TOPS)素子について研究した。本章で得られた成果は以下のとおりである。

1. 化合物半導体の $n^+i\text{-}\delta p^+i\text{-}n^+$ の三角バリアポテンシャル構造からなる新しい面型光機能素子、三角バリア光スイッチ(TOPS)素子の提案・作製を行い、S字型負性抵抗を実証した。
2. 急峻な結晶界面が必須となる本素子の作製にあたって、結晶成長が原子層レベルで制御できるガスソース分子線結晶成長(GS-MBE)法が有用であり、 δp^+ 層でのドーピングが良好に行えることを確認した。
3. 光入力による微分利得、双安定、ラッチという複数の特性がバイアス電圧で制御可能であり、かつ数千という高い光電変換利得であることを確認した。
4. 光入力によるしきい値動作及びメモリ動作の機能を実証し、光入力スイッチングエネルギーが1 pJ という小さな値であることを確認した。
5. 光入力論理演算においてAND, OR 動作を1素子で、NOT, NAND, NOR, XOR 特性を結合2素子で得られることを実証した。

第3章では二重障壁共鳴トンネルダイオード(DB-RTD)とTOPS素子を集積した面型光機能素子、共鳴トンネル三角バリア光スイッチ(R-TOPS)素子について研究した。本章で得られた成果は以下のとおりである。

1. In(Ga)As/In(Al)As DB-RTD をGS-MBE法で初めて作製し、原子層レベルで結晶界面が作製できていることを確認するとともに、実験的にN字型負性抵抗を確認した。
2. 二重障壁共鳴トンネルダイオード(DB-RTD)とTOPS素子を集積した面型光機能素子、共鳴トンネル三角バリア光スイッチ(R-TOPS)素子を提案・作製し、1つの素子でS字型及びN字型負性抵抗を実証した。
3. R-TOPS素子作製においてGS-MBE法が有用であり、原子層レベルで結晶界面及びデルタドーピングが作製できることを確認した。
4. R-TOPS素子により2種類の光入力双安定特性が原

理的に可能であることを示し、実験的に確認した。

5. R-TOPS素子により光入力メモリ動作の機能を実現し、光スイッチングエネルギーが4.5pJという小さい値であることを確認した。

第4章では三角バリアポテンシャル対称層構造を有する面型光機能素子、対称型三角バリア光スイッチ(S-TOPS)素子について研究した。本章で得られた成果は以下のとおりである。

1. $n^+i\text{-}\delta p^+i\text{-}n^+$ InGaAs対称層構造を有する面型光機能素子、対称型三角バリア光スイッチ(S-TOPS)素子を提案・作製し、アレイ素子上の2素子の電流差分が可能となる正負両極でのS字型負性抵抗を実証した。
2. S-TOPS素子の作製にGS-MBE法が有用であり、正負両極でのS字型負性抵抗を得るためには δp^+ 層のキャリア濃度を最適化する必要があることを示した。
3. 電流-電圧特性のS字型負性抵抗のヒステリシス特性を利用し、しきい値電圧を記憶内容とするデジタルメモリを実現した。さらにメモリへの書き込み及び消去は電氣的及び光学的でも可能であることを確認し、記憶内容は10分程度保持可能であることを示した。
4. 60 $\mu\text{m}\phi$ のS-TOPS素子を $16\times 16=256$ 個集積したアレイ素子を作製することで集積構造を確認し、その微細化を考慮して超並列動作が可能であることを示した。

第5章では本研究の総括を行った。

論文調査の要旨

近年、情報処理の高速化及び大容量化の要請から大規模並列情報処理が注目されている。光の有する並列性及び高速性をを用いることができれば、超並列情報処理が可能になると期待され、そのためには2次元集積化及び並列動作が可能な面型光機能素子が必要となる。このような面型光機能素子としては、入力した光信号に論理演算や記憶等の処理を施し出力として取り出すことができる光電複合型の半導体素子が期待されているが、従来、十分な研究が行われていなかった。

本論文は、化合物半導体における三角バリアポテンシャル構造を基にした3種類の新しい光電複合型の面型光機能素子の提案を行い、実験的にそれらを実証した結果をまとめたものであり、その成果を要約すると以下のとおりである。

- (1)新規な面型光機能素子として、化合物半導体を用いた $n^+i\text{-}\delta p^+i\text{-}n^+$ 三角バリアポテンシャル構造を有する、三角バリア光スイッチ(TOPS)素子を提案し、ガスソース分子線結晶成長法により素子の作製・評価を行った。これにより単一の素子で光入力によるしきい値動作及び双安定動作を確認し、光メモリ及びAND, OR, XOR等の光入力論理への応用を実証した。さらに、光入力スイッチングエネルギーは、1 pJという非常に小さい値であ

ることを示した。従来素子では、非線形特性を起こさせるためには外部に接続した発光素子等による正帰還を用いていたが、本素子では素子内部での電流による正帰還を用いており、従来素子よりも構造が簡単で高速・低消費電力特性が期待できる。

(2) TOPS 素子と二重障壁共鳴トンネルダイオードを集積化した共鳴トンネル三角バリア光スイッチ(R-TOPS)素子の提案・作製を行った。これによりS字型及びN字型負性抵抗という2種類の負性抵抗を初めて単一の素子で実現した。さらに、2種類の光入力双安定特性を1素子で実現し、良好な光入力メモリ動作も確認した。共鳴トンネルダイオードの非線形特性の機能素子への応用については、従来、電子素子では行われていたが、本素子で初めて二重障壁共鳴トンネルダイオードと受光素子との集積化による光電型非線形特性を実現し、その光機能性を実証した。

(3) TOPS 素子を対称構造にした、対称型三角バリア光スイッチ(S-TOPS)素子の提案・作製を行い、両極性におけるS字型負性抵抗において初めてヒステリシス特性を実現し、本素子を新しいタイプのメモリとして用いることが可能であることを示した。従来、光電メモリでは記憶内容を保持するためには外部から電力を供給する必要があったが、本素子では、電力供給無しでも一定時間記憶保持が可能であるという不揮発メモリ特性を有することを初めて見出した。さらに、本素子を $16 \times 16 = 256$ 個2次元集積化したアレー素子を実現し、画像等の直接入力が可能であることを実証した。

以上要するに、本研究は、並列光情報処理や画像処理等に求められている面型光機能素子として三角バリアポテンシャル構造を基にした新規な光電複合型素子を提案し実現したもので、電子デバイス工学上価値ある業績である。よって博士(工学)の学位論文に値するものと認める。

氏名(本籍) 松本一教(宮崎県)
 学位記番号 シ情博甲第80号(理学)
 学位授与の日付 平成11年11月25日
 学位論文題名 Data Mining of Association Rules Based on Partial Match Retrieval
 (部分照合検索に基づく相関ルールのデータマイニング)

論文調査委員

(主査) 九州大学 教授 有川 節 夫
 (副査) " " 松尾 文 碩
 " " " 新島 耕 一

論文内容の要旨

実用上の多くの分野において、大規模なデータベースが維持されるようになってきている。しかし、その多くは例えばプラントのセンサ値などのような生データを単純に格納しただけのものに過ぎない。これらをそのまま有効活用することは、ほとんど不可能である。したがって、膨大なデータが十分に活用されることなく、死蔵されているといっても過言ではない。データマイニングは、こうした生のデータベースから自動的に知識を抽出することを目的とし、大量データ中に眠る未知の情報を引出す技術として期待を集めている。抽出する知識の種類に応じて、様々なデータマイニングの方式が開発されているが、本論文では相関ルールという実用上価値の高い知識抽出に的を絞る。そうして、データマイニングと情報検索の間に密接な関係があることを明確にする。この関係を直接利用して、情報検索的観点から新しい高速アルゴリズムを開発し、その有効性を実証する。

相関ルールとは、データベース中でのパターン出現に関するルールのことである。与えられた頻度 σ 以上でデータベース中に出現する相異なるパターン X と Y に対し、 X が出現するのと同じレコードに γ 以上の確率で Y も出現していれば、この関係を頻度 σ 、信頼度 γ の相関ルール $X \rightarrow Y$ という。相関ルールのデータマイニングとは、このような相関ルールをデータベースから抽出することをいう。十分小さな σ を与えることで、人手による解析では思いもつかない規則性を発見することができ、十分大きな γ を与えることで、高い再現性が期待できる規則性に限定した抽出を行うことができる。

Agrawal(1994)らの先駆的な研究では、データベース中でのデータの同時生起としてのパタンのみを対象にするという、単純化された設定のもとでアルゴリズムを開発している。これは、データベース全体を網羅的に繰返し探索することで、指定頻度以上のパタンをすべて見出すという直接的方法を核とするものである。この設定のもとで、実用上意義深い適用事例が相次いで報告され、相関ルールのデータマイニングの期待が集中するようになった。それと同時に、アルゴリズムの高速化が重要な課題であることが改めて認識されるようになった。並列処理の導入や効率的なデータベース構造の工夫、サンプリングによる統計的推測を併用する方法など、多数の改良研究がなされている。しかし、そうした従来の研究の大部分は、データベースの網羅的探索という当初の枠組みの中での改良に留まり、大規模データベースに対する効果は不十分である。新しい観点からの高速アルゴリズム開発が重要な課題となっていた。

本論文では、まず指定頻度以上のパタンをすべて求めるという、相関ルール抽出を高速化する上で中核となる

部分が、情報検索におけるキーワード部分照合と同一視できることを明らかにする。そうして、データマイニングの高速化を効率的なキーワード部分照合手法の導入により達成するという、新たな観点からの方式を提示し、その有効性を実証する。この方式は、パタンの候補を枚挙する部分と、キーワード部分照合により候補の検証を行なう部分とから構成される。シグネチャと呼ばれるビット列を用いた限定的探索によるキーワード部分照合を採用するため、大規模なデータベースに対して効果を発揮する。さらに、Srikant(1994, 1997)らにより提案された、一般化相関ルールの抽出という拡張された枠組に対しても、本研究で開発した方法が有効であることを示す。

本論文は、以下の7章から構成される。

第1章では、本研究の目的や意義、背景を明確にし、本論文全体の構成を示す。

第2章では、最近のデータマイニングに関する研究の概要や全般的な研究動向を示し、本研究の位置付けを明確にする。

第3章では、試作システムを用いた実データによる実験結果を示し、実用的な観点からデータマイニングの課題を明らかにする。

第4章では、まずキーワード部分照合についての定式化を与え、シグネチャと呼ばれるビット列を用いた高速な検索方式、およびその効果を最大に引き出すための最適設計について示す。従来の最適設計に関する研究では、キーワードの一樣分布を前提としており、現実的な状況では著しい性能低下をきたしていた。本章では、シグネチャ作成の際に小規模な辞書を用いて、キーワード分布の偏りを積極的に制御するという新たな方式を示し、その有効性を実証する。

第5章では、相関ルール抽出の高速化における本質的部分が、キーワード部分照合と同一視できることを明確にする。この結果に基づき、前章で述べたシグネチャを用いた高速なキーワード部分照合を中核とした、新たな相関ルール抽出アルゴリズムを示す。部分照合の実行では、シグネチャを用いることによってデータベースの全探索を避けているので、データベース規模の増大に伴いより顕著な効果が得られる。特に、レコードのサイズが大規模化する場合に効果を発揮することを明確にする。本手法におけるこのような顕著な性能を引出すためには、シグネチャの最適設計が重要な問題となるが、前章で示した手法を応用することによりそれが可能であることを示す。

第6章では、前章までの結果を拡張して、一般化相関ルール抽出の高速化について議論する。一般化相関ルールとは、データ上の概念構造に基き、データベース中の記述を一般化して得られるデータに対して抽出される相

関ルールのことをいう。こうした抽出には、元のデータベースを概念構造に従ってデータを置き換えて得られる、すべてのデータベースが探索対象なるため、多大な探索時間を必要とする。本章では、この問題もキーワード部分照合問題として定式化できることを示す。その上で、データ上の概念構造を含めたシグネチャが作成できることを示す。すなわち、概念階層に関するすべての情報が埋め込まれたシグネチャ構築方法を提案する。この方法によるとシグネチャの構成は、レコードのデータベース蓄積時に行なうことができるので、探索時には元の概念階層を参照することなく、シグネチャだけの利用による高速な探索が可能となる。

第7章では、本研究全体を総括し、今後の研究における課題を明確に示す。

論文調査の要旨

近年の計算機技術や計測技術、データの自動収集技術、通信技術等の飛躍的な発展にともない、科学技術やビジネス等の様々な分野において、数百ギガバイトから数テラバイトに及ぶデータが日常的に収集・蓄積され、巨大なデータベースが構築されている。こうした巨大なデータベースを対象にして、比較的短時間のうちに、科学技術においては科学的な仮説や知識を発見し、企業等においては意思決定に必要な基準等が発見することが重要な課題として注目されている。このような知識発見のための重要な技術として、データマイニングがある。データマイニングに関する研究の中心は、データベース中でのパターン出現に関する相関ルールの抽出にある。ここに、相関ルールとは、指定された頻度以上でデータベース中に出現する二つのパターンで、一方が出現するのと同じレコード内に指定された確率以上で他方が出現するようなものをいう。そして、このような相関ルールをデータベースから抽出することを、相関ルールのデータマイニングという。

相関ルールのデータマイニングに関する初期の代表的な手法は、データベース全体を網羅的に繰返し探索することにより、指定された頻度以上で現われるパターンをすべて拾い出すというものであった。この単純な方法による成功事例が数多く報告されたために相関ルールのデータマイニング技術に対して期待が寄せられ、アルゴリズムの高速化や効率的なデータベース構造、サンプリングによる統計的推測の併用等に関する多くの研究が展開されてきた。しかし、そうした研究の大部分は、データベースの全探索に依拠するため、大規模データベースに対しては実用的ではあり得ず、新たな視点からのアルゴリズムの高速化が強く求められていた。

本研究は、データマイニングと情報検索の間に密接な関係があることに注目して、情報検索の観点から新しい

高速アルゴリズムを開発し、その有効性を実証したもので、具体的には、以下の成果を得ている。

まず、これまでのデータマイニング研究の概要と動向を示し、試作システムを用いた実データによる実験を行い、実用的な観点からデータマイニングの課題を明らかにしている。その上で、情報検索におけるキーワード部分照合問題を定式化し、各キーワードにビット列を対応付けたシグネチャと呼ばれるものを用いた高速な検索方式とその最適設計を与え、シグネチャ作成に小規模な辞書を用いて、キーワード分布の偏りを積極的に制御するという新たな方式を提案し、一様分布を仮定した従来の手法の問題点を解決している。

次に、相関ルール抽出の高速化と情報検索におけるキーワード部分照合との間に密接な関係があることを明らかにし、シグネチャを用いた高速なキーワード部分照合に基づく新しい相関ルール抽出アルゴリズムを提案している。また、そのために必要なシグネチャの最適設計の問題も解決している。この手法は、データベースの全探索を必要としないため、特に、大規模データベースに対して顕著な効果が期待できるものである。

さらに、以上の結果を拡張して、データに関する概念構造に基づき、データベース中の記述を一般化して得られるデータを対象にした一般化相関ルール抽出の高速化についても研究している。このようなルールの抽出には、もとのデータを概念構造に沿って置き換えて得られるデータすべてが探索対象なるため、多大な探索時間を必要とするが、この問題を再びキーワード部分照合問題として定式化し、データに関する概念構造を含めた効率的なシグネチャの構築法を提案している。

以上要するに、本研究は、相関ルール抽出の高速化の問題が情報検索におけるキーワード部分照合の問題に密接に関係していることに注目し、データマイニングの高速化と一般化の問題を新たな観点から解決したもので、情報科学上寄与するところが大きい。よって本論文は、博士(理学)の学位論文に値するものと認める。



氏名(本籍)	原 健 二 (福岡県)
学位記番号	シ情 博甲第81号(工学)
学位授与の日附	平成11年11月25日
学位論文題名	三次元物体モデリングのための最適な曲面再構成に関する研究

論文調査委員

(主 査)	九州大学 教授	長谷川 勉
(副 査)	〃	〃 迫江 博昭
〃	〃	〃 谷口 倫一郎

論文内容の要旨

現在、工場の生産ラインでは、組立工程や検査工程における自動化が他の生産工程に比べて極端に遅れており、作業者にかかる負担やコストの点から問題となっている。この問題を解決するためには、人間の視覚のもつ機能の機械化を目指す物体認識技術の実用化が不可欠である。近年、計測技術の高度化に伴い、三次元物体の表面形状を非接触に計測した距離データを計算機に入力することができるようになった。特に、物体の表面から多数の点の三次元座標を計測して得られる距離画像は、三次元物体の認識を可能にする視覚入力である。一般に三次元物体の認識は、認識対象物体ごとに距離画像からモデルを作成しデータベースに蓄積する過程と、入力距離画像から物体表面を再構成し特徴を抽出してモデルと照合する過程の二つから構成される。これらの処理過程においては、距離画像が離散データで構成されていることに加え、雑音や欠損を多く含み、しかもデータ量が膨大であることから、特に曲面の再構成が困難であった。

本論文では、三次元物体認識における二つの曲面再構成、すなわち入力距離画像からの曲面再構成およびモデル作成における曲面再構成に対し、新しい曲面データ復元手法と全周型物体モデリング手法を開発することを目的とする。そのために、滑らかな曲面と不連続なエッジが混在する実物体に対し、雑音や欠損に頑強で原形状に忠実な曲面データ復元手法と全周型物体モデリング手法とをそれぞれ開発した。また、位相に関する事前知識をもつことなく任意の位相に適応可能な全周型物体モデリング手法を実現した。本論文はこれらの成果をとりまとめたもので、6章から構成される。

第1章は序論であり、本研究の背景、目的と本論文の概要を述べた。

第2章では、第3章以降の内容の基礎として、曲面再構成に用いられる最適化手法を紹介している。まず、距離画像から一様に滑らかな三次元曲面を再構成する標準正則化理論と、この枠組みを曲面の不連続性にも対応できるように拡張した不連続正則化手法について述べている。次に、物体の全周を計測して得られた形状データを三次元閉曲面に変換する変形可能曲面モデルについて述べている。

第3章では、入力距離画像に含まれる雑音を過不足なく除去する曲面データ復元について述べている。このとき、従来の不連続正則化手法をそのまま用いたのでは、正則化パラメータの設定を経験的に行なわなければならず、不適切な値が選択されて過剰に平滑化されたり雑音の除去が不十分になったりする可能性が高かった。また、通常反復解法を用いたのでは、非線形最適化の過程で不適切な局所最適解に捕捉されるという問題もあった。

そこで、不連続正則化手法を拡張し、正則化によって除去される雑音の分散と正則化パラメータ間に成り立つ単調増加の性質を用いて、正則化パラメータを推定しながら区分的に滑らかな曲面データを復元する手法を開発した。

第4章では、物体の全周を計測して得られた形状データを原形状に忠実な閉曲面に変換する全周型物体モデリングについて述べている。これまでの変形可能曲面モデルでは、滑らかな曲面と不連続なエッジが混在した物体に対して忠実なモデルを生成することが困難であった。そこで、不連続正則化手法を三角形メッシュの変形可能曲面モデルに導入することにより、区分的に滑らかな全周型物体モデルを生成する手法を実現した。また、従来の変形可能曲面モデルでは、対象物体のセルフオクルージョンのためにモデル点とデータ点間の対応付けが正しく行なわれず、原形状に対する忠実性が失われるという欠点があった。この問題を解決するため、この対応付けをモデル曲面の最適化過程と並行して動的に生成する仕組みを実現している。

第5章では、物体の全周を計測して得られた形状データから、任意の位相に応じて適応的に全周型物体モデルを獲得する位相適応型モデリングについて述べている。第4章で提案した手法を含めて従来のモデリング手法は、閉曲面の変形過程において分裂や統合などの位相変化に対応できない。そのため、穴をもつ物体や複数の物体からなる三次元シーンといった、任意の位相に適応して物体モデリングを行なうことは困難であった。この問題を解決するため、一つ次元の高い空間全体から元の曲面の動きを時間大域的に構成する等高面法を用い、位相に関する事前知識を必要としない位相適応型物体モデリング手法を考案している。

第6章はまとめであり、本研究で得られた結果を総括している。

論文調査の要旨

任意の形状の三次元物体について、計算機内部にそのモデルを構成する技術は、設計、生産加工、グラフィクス、ロボット工学、コンピュータビジョン、仮想現実など幅広い分野で必要とされている。さらに、コンピュータの計算速度の飛躍的向上とインターネットやマルチメディアなど新しい応用分野の急速な拡大に伴って、モデルに対する要求内容も高度になってきている。本論文は、曲面と不連続なエッジを有する三次元物体の形状モデルを自動生成する手法に関するものである。

三次元物体の表面から多数の点の三次元座標を計測して得られる距離画像は、三次元物体の形状モデリングや認識を可能にする視覚入力であり、その解析法は幅広く研究されてきた。しかし、この距離画像には、誤差がノ

イズとして含まれており、観測視点と物体表面との幾何学的関係により測定点の分布は一様でなく、データのない欠損をも多く含んでいる。このため、滑らかな曲面を復元するためのノイズの除去と不連続なエッジの保存とを両立させることや、凹凸のある複雑な三次元物体の全周形状を忠実に復元すること、さらには穴の存在や物体の分離など対象物表面の位相の違いに適応して全周形状を復元することが困難であった。

本研究は、これらの問題の解決を考案して、距離画像から三次元物体の表面形状を再構成し、物体モデルとして計算機内に復元する手法を開発したもので以下の点で評価できる。

第一は、誤差雑音を含む入力距離画像からの曲面再構成手法を開発し、曲率や法ベクトルあるいはエッジなど視線方向に依存しない物体表面特徴の保存と抽出を可能にしたことである。従来用いられてきた不連続正則化手法を拡張し、正則化によって除去される雑音の分散と正則化パラメータ間に成り立つ単調増加の性質を用いて、正則化パラメータを推定しながら区分的に滑らかな曲面データを復元する手法を考案している。これにより、過剰な平滑化や不十分な雑音除去を排した曲面再構成が可能になることを示している。

第二は、三次元物体の全周表面から得られた多数の離散点の位置データを用いて、原形状に忠実に曲面と不連続エッジを保存した閉曲面モデルを作成する方法を開発したことである。不連続正則化手法を三角形メッシュの変形可能曲面モデルに導入することにより、区分的に滑らかな全周型物体モデルを生成する手法を提案した。また、曲面の最適化過程と並行して、データ点とモデル表面の点との対応付けを動的に生成する手法を考案し、凹凸のある複雑な形状を忠実に再構成することに成功している。

第三は、三次元物体の穴の有無や複数物体への分離など、位相の違いに適応して、全周表面から得られた多数の離散点の位置データから、全周物体モデルを生成する手法を開発したことである。偏微分方程式の数値解析法として知られる等高面法を用い、物体の位相に関する事前知識をもつことなく任意の位相に適応して柔軟に全周型物体モデルを生成する仕組みを実現し、その有効性を明らかにしている。

以上要するに本研究は、滑らかな曲面と不連続なエッジが混在する実物体に対し、その表面から得られる多数の離散点で構成される距離画像を基に、データに含まれる雑音や欠損に頑強で原形状に忠実な曲面再構成を実現する手法を提案し、その有効性を示したもので、ロボット工学上価値ある業績である。よって博士(工学)の学位論文に値するものと認める。

氏名(本籍) 渡邊直幸(熊本県)
 学位記番号 シ情博甲第82号(工学)
 学位授与の日附 平成11年11月25日
 学位論文題名 磁気異方性検出に基づく磁気バー
 コードシステムの研究

論文調査委員

(主査) 九州大学 教授 二宮 保
 (副査) // // 松山 公秀
 // // // 笹田 一郎

論文内容の要旨

近年、社会システムの多くのものが数値データ化され、システムの情報化は著しく進歩している。情報化社会において、必要な情報を電気信号に変換するセンサは、システムに情報やデータを高速、正確に取り込むデバイスとして重要な役割を果たしている。

バーコードシステムは、コード化された情報を高速に処理する自動認識技術の一つであり、光方式と磁気方式がある。光バーコードシステムは、太さの異なる数本の長方形のバーとスペースの組合せを単位として構成されるバーコードを、その光の反射率の違いで2値化データとして読み取るものであり、流通分野をはじめ広く利用されているが、屋外やFA末端等の環境下においては正確な読み取りが困難であるという欠点がある。また、回数券や商品券等の金券には、情報を秘密にし、偽造防止を必要とするため、可視コードである光バーコードは不向きである。一方、磁気バーコードシステムは、透磁率や導電率の違いを持たせたバーとスペースの組を2値化データとして利用するものであり、不可視化や容易であるという特徴から、上記のような汚れや偽造防止に対して効果的であり、プリペイドカードの固定情報の保持等に広く用いられている。

しかし、現在使われている磁気バーコードシステムは、光方式に比べ情報密度が低いという問題がある。また、従来の磁気バーコードシステムでは、データのデコードに一定速スキャンを行う等のタイミングを取る必要があり、汎用性に欠けていた。

本論文は、上述の磁気バーコードシステムのセキュリティ向上ならびに情報の高密度化を目的として、磁気異方性をコーディングに利用する新しい原理に基づくバーコードシステムを提案する。これを、磁気異方性を与えるバーならびに直交8の字型検出コイル対で試作し、基本特性(出力特性、周波数特性、リフトオフ特性)を調べた。さらに、情報の高密度化のために、検出素子ならびにバーコードの両者を検討し、高密度化の点で優れたバーコードシステムの開発を行った。本論文は、5章か

らなる。

第1章は序論であり、自動認識技術の一つであるバーコードシステムについて概説し、その問題点について述べた。

第2章では、直交8の字型コイル対と磁気異方性を与えるバーから構成される、磁気異方性を利用した新しい磁気バーコードシステムを提案し、その動作原理について述べた。さらに、本原理に基づく検出素子ならびにバーコードを試作し、基本特性を調べた。その結果、本方式はバーコードシステムとして使用可能であることを実証した。次に、情報の高密度化のために検出素子のスキャン方向の幅縮小化と、それに応じたバーコードの改良を行い、バーコード読み取り特性を調べた結果、約2 mm/bitの検出が可能であった。また、情報の高密度化による検出出力の低下を改善するために、高出力化の方法を示した。

第3章では、実用性を考慮して、バーコードを磁性材料を含むインキを用いた印刷技術により製作し、基本特性を調べた。その結果、出力電圧も十分なレベルであり、バーコードとして使用可能であることがわかった。また、バーと検出素子の相対的位置関係により出力波形パターンに違いが生じることについて、その発生原因について考察した。

第4章では、情報のさらなる高密度化を目的として、Dahle型素子をマイクロ化したものを検出素子として用いてバーコードシステムを構成し、その基本特性を調べた。また、2本のバーからなるバー幅やスペースの種々異なるバーコードを用いて、バーコード分離特性を評価した。その結果、約0.75mm/bitでバーコード分離可能であることがわかった。さらに、バーコード検出のメカニズムを解析し、バーコード分離条件について考察した。

第5章では、本論文の結論および今後の展開について述べた。

論文調査の要旨

近年、社会システムの情報化が急速に進められているが、これには、種々の情報を高速に自動認識する技術が重要な役割を果たしている。バーコードシステムは、コード化された情報を高速に処理する自動認識技術の一つであり、光方式と磁気方式がある。光バーコードシステムは、流通分野をはじめとして広く利用されているが、光の反射率の違いでバー系列を2値化しているため、屋外や工場現場等の汚れやすい環境には適していない。一方、磁気バーコードシステムは、透磁率等の磁気特性の違いでバー系列を2値化するものであり、汚れの影響を受け難く、また、コードの不可視化が可能である。このような特長から磁気バーコードは、プリペイドカードの固定情報の保持等に広く用いられ、偽造防止に一定の役割を

担っている。しかし、現行の磁気バーコードは、光方式に比べ情報密度がそれほど高くなく、また、磁性バーの配列のしかたによる比較的単純なコード化方式が使用されており、セキュリティの点からは必ずしも十分とはいえなかった。

本論文は、磁気バーコードシステムの情報密度ならびにセキュリティの向上を目的として、磁気異方性の容易軸方向が基準線となす角の正負によって2値化する新しいバーコードシステムを提案し、プロトタイプシステムによって基礎特性を評価し、その有用性を示したものである。

まず、著作は、フェライト磁心付き直交8の字コイル対からなる検出素子と磁気異方性を与えるバーから構成される新しい磁気バーコードシステムを提案し、アモルファス磁性薄帯の小片からなるバーに適用してプロトタイプバーコードシステムを試作している。これによって、スキャン時の出力波形形状、励磁周波数特性、リフトオフ特性等の基本特性を詳細に調べ、本方式がバーコードシステムとして使用可能であることを示している。また、検出素子のスキャン方向幅の縮小化、およびそれに対応したバーコードの改良により情報の高密度化を図った結果、約2 mm/bitの情報密度を持つバー系列が実現可能であることを実験により示している。

次に著者は、実用性を考慮して、磁性バー系列を磁性粉を含むインキで印刷し、上述と同様の基本特性を調べている。その結果、出力電圧も十分なレベルであり、提案する磁気バーコードシステムのバー系列として使用可能であることを示している。さらに、バーと検出素子の相対的位置関係により出力波形パターンのサイドローブに差異が生じることを見出し、詳細な検討を加えてその理由を明らかにしている。

最後に著者は、フェライト磁心付き直交8の字コイル対素子の小型化には限界があるとの認識に立ち、磁気異方性が検出可能な素子として知られている Dahle 型素子を、直径約120 μ mのアモルファス磁性線を用いてバーとの対向面積が1 mm²となるように小型に構成し、磁性インキ印刷によるバーの読み取りが可能であることを示している。さらに、バー系列を構成する際に重要となる隣接バーとの距離の影響を調べるため、2本のバーからなるバー系列を用いて分離特性を評価し、約0.75mm/bit以上の周期であれば独立のバー出力として分離可能であることを示している。

以上要するに、本論文は、磁性バーに磁気異方性を持たせ、その容易軸方向が基準線となす角が正であるか負であるかによって2値化する新しい磁気バーコードシステムを提案し、磁気異方性を検出する素子と磁性インキ印刷バー系列からなるプロトタイプシステムによって、その有用性を示したもので、電子システム工学に寄与

るところが大きい。よって、本論文は博士(工学)の学位論文に値すると認める。

氏名(本籍) 杉村 康 (熊本県)
 学位記番号 シ情 博乙第37号(工学)
 学位授与の日附 平成11年9月21日
 学位論文題名 RISCを用いた実時間システムの
 処理能力の評価手法に関する研究

論文調査委員

(主査) 九州大学 教授 牛島 和夫
 (副査) // // 安浦 寛人
 // // 牧之内 顕文
 // // 助教授 谷口 秀夫

論文内容の要旨

オンライン予約・照会や為替交換・中継のような実時間サービスは、そのサービスに特化したオペレーティングシステム(OS)を搭載した実時間システム(RTS)上で実現される。なぜならば、RTSは、さまざまな特性の応用プログラム(AP)のバランス良い並行サービスの実現を目的としたタイムシェアリングシステム(TSS)に比して、より厳しい応答時間が要求されるからである。従って、その処理能力を事前に精確に評価できることが非常に重要である。特に処理能力を優先する RTS で、中央演算処理装置(CPU)の処理能力がシステムの処理能力の上限を決定する主因(ボトルネック)となるようにシステムを設計する場合、CPUの処理能力を予測できることが非常に重要となる。一方、CPUの処理能力を向上させる技術として、単純な命令のみを実現する縮小命令セットコンピュータ(RISC)が考案され、RISCを使用したシステムが急激に増加した。しかしながら、商用の RTS に基づいて RISC 処理能力を精確に評価した例は見られない。

本論文では、為替交換・中継の実時間サービスを提供する商用 RTS における複合命令セットコンピュータ(CISC)の CPU 上で実行された命令に関する情報の集合(トレースデータ)を用いた RISC の処理能力の評価手法に関する研究について述べる。具体的には、処理能力の低下要因を詳細に評価する手法、その手法による評価結果、その評価結果の精度の検証手法、および、その検証結果を明らかにし、また、それらの手法を活用した処理能力向上手法と、その向上手法の評価結果を明らかにする。

第1章では、研究の背景、位置付け、および本論文の構成と概要を述べる。

第2章では、まず、CISCを用いた既存の商用の RTS における AP から OS の核までのトレースデータを RISC のレジスタやメモリの参照状態等の一命令毎の情

報の集合(RISC アクセス状態データ)に変換する手法を提案する。次に、上記変換結果を与えて、RISCの動作をソフトウェアにより模擬すること(シミュレーション)により、RISCの処理能力と処理能力要因を詳細に分析する手法を提案する。また、それらの手法を実現することにより、上記トレースデータをCISCからRISCに変換したときの実行命令数比、この比とTSS用のAPでの実測によるCISCとRISCの実行命令数比との比較結果、上記トレースデータでのRISCの処理能力、この処理能力が低下する要因の詳細な評価結果、および、上記トレースデータでの処理能力評価結果とTSSのAPを用いた処理能力評価結果との相違を明らかにする。

第3章では、アドレス変換バッファ(TLB)の処理に必要なオーバヘッド時間を評価するためのベンチマークの作成手法、および商用RTSの特性を疑似した状態での実測とシミュレーションの相違を評価するためのベンチマークの作成手法を提案する。また、それらのベンチマークを用いてRISC上でのプログラムの動作を実現するようにソフトウェアによりCPUの動作等を疑似することによって、上述のRISCアクセス状態データを生成する手法を提案する。更に、それらの提案を実現し、そこで実現されたベンチマークとドライストーンベンチマークのそれぞれについて実測とシミュレーションを行い、それらから得られた処理能力の比較を行う。以上により、第2章のシミュレーションの精度、TLBのオーバヘッドが処理能力に及ぼす影響、およびメモリの割当て状況に起因する二次キャッシュミスが処理能力に与える影響等を明らかにする。

第4章では、第3章で明らかにしたメモリ割当て状況に起因する処理能力低下を回避するために、プログラムのコーディングから可視である論理ページとCPUが実際にアクセスする際に使用する物理ページとの関係を変更できない固定エリアにおけるメモリ割当ての最適化手法を提案する。また、論理ページと物理ページとの関係を変更できる浮動エリアにおけるメモリ割当ての最適化手法を提案する。更に、第2章のトレースデータを用いて、上記の二つの最適化手法の効果をシミュレーションにより評価して、二次キャッシュの大きさを128KB~1MBに変化させた場合に上記両手法は総計で処理能力をおよそ30~100[%]向上できることを明らかにする。

第5章では、結論として本研究の成果をまとめ、今後の課題について言及する。

論文調査の要旨

情報処理システムの設計に際して、システムを構成する計算機の処理能力や記憶容量の見積もりを利用形態を満たすように精確に行うことは必須である。従来、計算機は非常に高価であったため、処理能力の見積もりは、

計算機ハードウェアの価格に大きな影響を与えるので、特に高い見積もり精度が求められた。このために、プロセッサが実行する命令を観測し保存できる専用の測定装置を開発することも珍しくなく、これを用いて、システムが処理するトランザクション処理の命令の順番や内容および総数を計測していた。この計測結果に基づき、トランザクション処理能力を予測し、システム利用形態を満足する計算機ハードウェアとソフトウェアを開発していた。この場合、専用の測定装置の開発に必要な費用はシステム全体の価格に比べ経済的に支払う価値があった。しかし、計算機技術の著しい進歩により、計算機の価格は低下し、専用の測定装置を開発するのは経済的に成り立たなくなっている。したがって、従来の計算機システム設計において収集した処理能力予測のためのデータを再利用し、今後の計算機システムの開発に役立てることが必要になっている。

本研究は、処理能力の予測が必須の実時間処理システムに着目し、過去に蓄積した処理能力予測データを再利用する手法を与えその効果を示したものである。特に、複合命令セット計算機(CISC)で構築された為替交換の中継用実時間システムを取り上げその実行時に測定されたトレースデータを利用し、後から登場した縮小命令セット計算機(RISC)でシステムを構築する際の処理能力を高い精度で予測できることを示している。

先ず著者は、CISCで得られているトレースデータをRISCを用いたシステムの性能予測に用いるために、CISCの命令の流れをRISCの命令の流れに変換する方法を与えている。単に複合命令を機能的に等価な縮小命令の列に変換するだけでは性能予測にとって不十分なため、実行時の遅延やメモリキャッシュのミスヒットまで考慮した木目細かな変換を行うことによって予測の精度を上げている点が特筆される。具体的にはRISCを用いたシステムのキャッシュ動作まで反映したシミュレータを作成し、CISCで構築された為替交換の中継用実時間システムのトレースデータの変換結果をシミュレータに与え処理能力を予測する方法を与えている。さらに、計算機の性能評価尺度としてしばしば利用されているドライストーンベンチマークを用いて、RISCを用いたシステムの性能を実測し、その結果とシミュレータによる結果を比較して、高い精度でシミュレーションが行われていることを検証している。

次に、命令の変換では対応できない問題として、プロセッサの機能差に着目している。処理能力には、プロセッサの命令実行性能だけではなく、オペレーティングシステムを支援するハードウェア機能も深く関係することを捕らえた着眼である。具体的には、CISCとRISCのプロセッサの機能差による問題として、アドレス変換バッファ(TLB)を取り上げている。TLB機能は、CISCでは

ハードウェアで実現されているが、RISCではハードウェア化されていない。このため、RISCを用いたシステムでは、TLB機能をオペレーティングシステムで実現している。そこで、前述のシミュレータを改善してTLB機能に関する処理を追加し、為替交換の中継用実時間システムのトレースデータによる評価を行い、シミュレータの精度の向上を図っている。さらに、実時間処理を擬似する評価用プログラムを用いて、RISCの性能を実測し、その結果と改善したシミュレータによる結果を比較して、

改善したシミュレータの精度がさらに向上していることを示している。

以上を要約すると、本研究は、既存のプロセッサ性能評価で測定したデータを利用して、アーキテクチャが異なるシステムについて処理能力を予測する手法を示しその精度を検証したもので、情報工学に寄与するところが大きい。よって、本論文は博士(工学)の学位論文に値すると認める。

