

## 学位論文審査報告

富岡, 聡

都甲, 薫

中野, てい子

Sohiful, Anuar Bin Zainol Murad

他

<https://hdl.handle.net/2324/1564061>

---

出版情報：九州大学大学院システム情報科学紀要. 16 (2), pp.101-122, 2011-09-26. 九州大学大学院システム情報科学研究所

バージョン：

権利関係：

## 学位論文審査報告

氏 名 富 岡 聡  
学位記番号 シ情 博甲第 426 号 (工学)  
学位授与の日付 平成 23 年 3 月 24 日  
学位論文題名 昇圧入力形フルブリッジ PFC コンバータの高効率化に関する研究

### 論文調査委員

(主 査) 九州大学 教授 庄 山 正 仁  
(副 査) " " 和 田 清  
" " " 浅 野 種 正

### 論文内容の要旨

21 世紀を生きる我々にとって、生存可能な地球環境を次世代に残すことは最も重要な課題である。環境破壊を阻止し生物多様性を維持することは人類生存の条件であり、この目的に合致したものでなければ経済的にも成立しなくなっている。電気・電子機器においては再生可能エネルギーの利用が推進され、脱炭素社会が到来しつつある。機器側では消費電力の削減、鉛・カドミウム等の有害物質の使用規制、リサイクル可能材料および生物由来の材料の使用、製造時のエネルギー削減等が推進されている。電力変換機器であるスイッチング電源装置においては変換ロスの低減すなわち電力変換効率の向上が、その電源装置の稼働ライフサイクルに渡り CO<sub>2</sub> 排出を削減できる有効な対策である。また情報通信技術の普及に伴いあらゆる電子機器には MPU や FPGA 等の高速大容量 LSI が内蔵され、これらの LSI は低電圧電源を必要としている。しかしデータセンター、オフィス、家庭に供給される電源は一般に 100/200V の交流電圧であり、直接 LSI 素子に給電することが出来ないため、スイッチング電源により交流電圧を直流低電圧に変換する必要がある。本研究では、交流入力スイッチング電源に要求される入力高調波抑制機能と安定した絶縁出力を 2 次側に供給する機能を、1 段構成のコンバータで行う昇圧入力形フルブリッジ形コンバータを提案し、その動作を解析し高効率化の指針を得ることを目的とする。

第 1 章は序論であり、研究の背景として分散化給電方式と高調波電流規制について述べる。さらに力率改善コンバータの回路方式について分類を行い、昇圧力率改善コンバータについては電流連続モードと電流臨界モードについて特徴を述べる。1 段方式力率改善コンバータについては、各種方式を紹介し特徴を明らかにした。

第 2 章では、インターリーブ方式昇圧入力形フルブリッジコンバータを提案する。時比率が 0.5 未満と 0.5 以上

の場合について、静特性および動特性を状態平均化法を用いて解析する。実験により動作波形、効率、力率を測定し、従来の 2 段方式に比べ高効率であることを明らかにした。

第 3 章では、出力インダクタを不連続モードで動作させることで、時比率 0.5 以上においても制御可能になることを示した。電流不連続モードの深さを表すパラメータ  $K$  を 0.02 以下にすると出力電圧と一次側キャパシタ電圧が比例するため一方を安定化制御すれば他方も安定化される。

第 4 章では、フルブリッジを構成するスイッチのゼロ電圧スイッチングを達成するために、トランスのリーケージインダクタンスが必要であることを示し、提案コンバータの動作についてリーケージインダクタンスを考慮した連続・境界・不連続の 3 モードについて解析を行う。実験によりリーケージインダクタンスを増加することで、ゼロ電圧スイッチングが達成され効率が 3~5%改善されることを示した。

第 5 章では、交流入力時における動作解析について述べる。交流入力時の提案コンバータにおける動作モードの移行条件を明らかにし、複数の動作モードを含む解析結果を得た。実験でこのコンバータが十分な力率改善動作が可能であり、従来の 2 段方式力率改善コンバータよりも 5~10%高い変換効率が達成できることを示した。

第 6 章は結論であり、本研究で得られた成果をまとめた。

### 論文調査の要旨

商用交流電源を入力とし、一定の直流電圧を出力する電力変換装置の主回路として、スイッチング電源装置を応用し、入力電流に含まれる高調波成分を抑制した PFC (Power Factor Correction : 力率改善形) コンバータが一般に用いられている。近年、各種の電子機器に対して省エネルギーに向けた要求がますます強くなりつつあり、PFC コンバータにおける損失の低減、すなわち電力変換効率の向上が、より一層求められている。

本論文は、商用交流入力源と直流的に絶縁された出力電圧を供給可能な PFC コンバータにおいて、通常の 2 段構成の場合に問題となる効率低下の問題を改善するため、1 段構成の昇圧入力形フルブリッジ PFC コンバータを新たに提案し、その動作を詳細に解析して高効率化を実現したものであり、次の諸点で評価できる。

(1) これまでの 1 段構成の PFC コンバータにおいては、入力部のコンバータが電流不連続モードで動作するように設計されていたため、入力電流の高周波リップルが大きくなり、入力フィルターが大型化するなどの問題があった。この問題を解決するため、本論文では、入力電流の高周波リップルが小さいことを特長とする、1 段構成のインターリーブ方式昇圧入力形フルブリッジ PFC コンバータを新

たに提案している。この PFC コンバータは、比較的大容量に向くコンバータであり、出力電圧の高精度化および高速応答化が必要でない用途に適している。

(2) インターリーブ方式昇圧入力形フルブリッジ PFC コンバータについて、時比率が 0.5 未満と 0.5 以上のそれぞれの場合に対して、静特性および動特性を状態平均化法を用いて詳しく解析している。更に、実験により動作波形、効率、力率を測定し、従来の 2 段方式に比べ高効率であることを明らかにしている。

(3) 出力インダクタの電流が不連続になる動作モードで動作させることで、時比率 0.5 以上においても出力電圧が制御可能になることを示している。電流不連続モードの深さの程度を表すパラメータを導入し、この値を 0.02 以下にすると出力電圧と 1 次側コンデンサの電圧がほぼ比例するため、一方を安定化制御すれば他方も安定化されることを明らかにしている。

(4) 提案 PFC コンバータにおいて、リーケージインダクタンスを考慮した連続・境界・不連続の 3 つの動作モードについて詳細な解析を行い、フルブリッジを構成するスイッチ素子のゼロ電圧スイッチングを達成するためには、トランスのリーケージインダクタンスが必要であることを示している。実験により、リーケージインダクタンスを 30  $\mu$  H に増加させることでゼロ電圧スイッチングが達成され、効率が 3~5%改善されることを確認している。

(5) 商用交流入力時の提案 PFC コンバータの動作解析を行い、動作モードの移行条件を明らかにし、複数の動作モードについて詳細な解析結果を得ている。出力電力が 480W の試作機において、従来の 2 段方式力率改善コンバータよりも 5~10%高い変換効率が達成できており、力率も実用上の問題のない値である 0.7 以上が実現されている。

以上要するに、本論文は、商用交流入力源と直流的に絶縁された出力電圧を供給可能な PFC コンバータにおいて、通常の 2 段構成の場合に問題となる効率低下の問題を改善するため、1 段構成の昇圧入力形フルブリッジ PFC コンバータを新たに提案し、その動作を詳細に解析して高効率化を実現したものであり、電気電子システム工学に寄与するところが多い。よって、本論文は博士(工学)の学位論文に値するものと認める。

氏 名 都 甲 薫  
学位記番号 シ情 博甲第 427 号 (工学)  
学位授与の日付 平成 23 年 3 月 24 日  
学位論文題名 絶縁体上における Ge 薄膜の結晶成長に関する研究

論文調査委員  
(主 査) 九州大学 准教授 佐 道 泰 造

(副 査) 九州大学 教授 浅 野 種 正  
" " " 中 島 寛  
" " 准教授 浜 屋 宏 平

### 論文内容の要旨

シリコン集積回路 (Si-LSI : Si Large Scale Integrated Circuit) の高性能化を支えてきた微細化(スケールリング)が、物理的限界を迎えている。そこで、トランジスタ動作速度の飛躍的向上を目指し、Si よりも高いキャリア移動度を有する新材料(ゲルマニウム(Ge))をチャンネル材料に用いる新しいアプローチの研究が活発化している。Ge トランジスタの研究開発は、単結晶 Ge ウエハを用いて行われてきた。しかし、Ge トランジスタの微細加工技術の成熟度は Si よりも低いことから、次世代の LSI では、超微細化が必要な高密度記憶回路などは Si トランジスタで構成され、超高速動作を要する一部の演算回路のみが、Si 基板上に形成した絶縁膜上の Ge 結晶層(GOI: Ge on Insulator)をチャンネルとする Ge トランジスタで構成されると考えられる。したがって、Ge デバイスを混載した次世代の超高速 LSI の実現には、高品位な GOI 構造を Si 基板上に構築する新しい結晶成長技術の創出が必須である。

さらにもし、高品位 GOI 構造の形成に Si 基板を不要とし、透明絶縁基板上に展開することができれば、高速薄膜トランジスタへの応用が期待できる。これにより、システム部をディスプレイ部に統合した高機能ディスプレイの創製が可能となり、次世代のユビキタス情報化社会の実現を加速できる。

本論文は、次世代の高速デバイスの基盤技術の創出を目的として、その実現の鍵となる GOI 構造の高品位形成プロセス技術の研究を行ったものであり、5 章から構成されている。

第 1 章は序論であり、本論文の研究背景と目的、及び本論文の構成について述べた。

第 2 章では、絶縁膜上における非晶質 Ge 薄膜の固相成長法を探索した。成長特性を評価して得られた知見を基に、低温成長による大粒径化と高温ポストアニールによる結晶欠陥低減を基本アイデアとした 2 段階処理法を考案し、高い正孔移動度(約 160  $\text{cm}^2/\text{Vs}$ )を有する多結晶 Ge 薄膜を実現した。しかし、キャリア移動度の更なる向上には、粒界によるキャリア散乱を解消するため、Ge 層の単結晶化が必要と判断した。そこで、Ni インプリント誘起固相成長法へ展開し、非晶質薄膜の局所領域の単結晶化を検討した。その結果、Ge の固相成長においては、核発生の活性化エネルギーと核成長の活性化エネルギーの差が極めて小さいため、高頻度の核発生が、インプリント核からの単結晶成長を阻害することが判明した。すなわち、固相成長プロセスによる非晶質 Ge 薄膜の単結晶化は、原理的に困難であることを明らかにした。

第 3 章では、液相成長法を用いた新しい結晶成長プロセス (SiGe ミキシング誘起溶融成長法) を提案し、その有効性を検討した。まず Si(100)基板を成長シードとした溶融成長法を試行し、試料構造 (Ge 形状、熱処理条件、下地絶縁膜種など) を適正化することにより、無欠陥の単結晶 Ge(100)細線(長さ: 1 cm, 幅: 3  $\mu$ m)を実現した。基板面方位を(110), (111)面に展開した結果、成長途中における結晶面方位の回転現象が発現することが判明したが、Ge 結晶の成長方向を、成長フロントを構成する格子面間の結合力が強固な方向に制御することで、結晶面方位の回転を抑制し、無欠陥の単結晶 Ge(110)及び(111)細線を実現した。さらに、デバイスレイアウトの自由度向上を目的とし、網目形状を有する GOI 構造の形成を検討した。網目形状を基板面方位に合わせて適正化し、(100), (110)及び(111)面を有する網目状 GOI 構造の高品位形成に成功した。LSI の超高速化に直結した、Si プラットフォーム上における高品位 GOI 形成技術の創成である。

第 4 章では、SiGe ミキシング誘起溶融成長法を、絶縁基板上における Si 種結晶の形成技術と重畳することにより、Si 基板フリープロセスへの展開を図った。Ni インプリント誘起固相成長法及び Al 誘起層交換成長法を用いて、絶縁基板上に面方位の制御された Si 種結晶を形成し、Ge 溶融成長のシードとすることで、(111)面方位を有する GOI アイランド(直径: 10  $\mu$ m)及び(100)面方位を有する GOI 細線(長さ: 400  $\mu$ m, 幅: 3  $\mu$ m)を実現した。さらに、GOI 構造の電気的特性を評価し、極めて高い正孔移動度 (約 1100  $\text{cm}^2/\text{Vs}$ ) を実証した。Si 基板フリープロセスによる半導体薄膜の結晶方位制御技術の創成であり、薄膜トランジスタの超高速化を可能とする革新的基盤技術として期待される成果である。

第 5 章では、本論文を総括し、今後の研究課題について整理した。

## 論文調査の要旨

微細化を指導原理とした集積回路 (LSI: Large Scale Integrated Circuit) の性能向上は物理的限界に直面しており、微細化に代わる新しいアプローチが求められている。その有力候補が、従来材料(シリコン(Si))よりもキャリア伝導特性に優れたゲルマニウム(Ge)をチャネルに用いた Ge トランジスタ技術である。Ge トランジスタを Si-LSI に混載できれば、LSI の動作速度は飛躍的に向上し、次世代の超高速 LSI が創製できる。

Si-LSI への Ge トランジスタの混載を実現するには、絶縁膜上における Ge 薄膜 (GOI: Ge on Insulator) の高品位形成が必須となる。国内外で GOI 構造の形成プロセスの研究が活発になされているが、結晶面方位の制御、結晶欠陥の低減などが課題となっており、革新的手法の創成が強く求められている。さらに、高品位 Ge 薄膜の形成に Si

基板を不要とし、透明絶縁基板上に展開することができれば、高速薄膜トランジスタへの応用が可能となり、システム部をディスプレイ部に統合した未来型情報端末(高機能ディスプレイ)が創出できる。

本研究は、次世代の超高速 LSI や高機能ディスプレイの創出を目指して、絶縁体上における Ge 薄膜の新しい結晶成長プロセスの提案とその検討を行い、GOI 構造の高品位形成に成功したものである。

本研究で得られた成果は、以下の点で評価できる。

1. 絶縁膜上における非晶質 Ge 薄膜の固相成長法を検討した。Si について有効であることが報告されている Ni インプリント誘起固相成長法に着目し、非晶質薄膜の局所領域の単結晶化を検討した。その結果、Ge の固相成長においては、核発生の活性化エネルギーと核成長の活性化エネルギーの差が極めて小さいため、高頻度の核発生が、インプリント核からの単結晶成長を阻害することを見出した。すなわち、固相成長プロセスによる非晶質 Ge 薄膜の単結晶化は困難であることを明らかにした。
2. 液相成長法を用いた新手法 (SiGe ミキシング誘起溶融成長法) を考案し、その有効性を検討した。Si 基板をシードとした溶融成長法を試行し、試料構造の適正化により、Si 基板と同じ結晶方位を有する単結晶 Ge 細線の高品位形成を実現した。さらに、デバイスレイアウトの自由度向上を目的とし、網目形状の GOI 構造の形成を検討した。網目形状を基板面方位に合わせて適正化し、無欠陥な網目状 GOI 構造の形成に成功した。LSI の超高速化に直結した、Si 基板上における高品位 GOI 形成技術の創成である。
3. SiGe ミキシング誘起溶融成長法の Si 基板フリー化を検討した。絶縁基板上に面方位の制御された Si 種結晶を形成し、Ge 溶融成長のシードとすることで、Si 基板フリープロセスによる GOI 構造の高品位形成を実現した。さらに、GOI 構造の電気的特性を評価し、極めて高い正孔移動度 (約 1100  $\text{cm}^2/\text{Vs}$ ) を実証した。Si 基板フリープロセスによる半導体薄膜の結晶方位制御技術の創成であり、薄膜トランジスタの超高速化を可能とする革新的基盤技術として期待される成果である。

以上要するに本研究は、絶縁膜上における Ge 薄膜の結晶成長プロセスについて詳細な検討を行い、GOI 構造の高品位形成に成功したもので、電子デバイス工学上価値ある業績である。よって本論文は博士 (工学) の学位に値するものと認める。

氏 名 中野 てい子  
 学位記番号 シ情 博甲第 428 号 (学術)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 適切な代替共起表現の候補提示によ

る日本語学習者の作文支援に関する研究  
—出現環境の類似性を利用して—

論文調査委員

(主 査) 九州大学 准教授 富 浦 洋 一  
(副 査) " 教授 横 尾 真  
" " 竹 田 正 幸  
" " 准教授 峯 恒 憲

## 論文内容の要旨

日本語学習者は年々増加している。日本語能力試験の受験者が全世界で 70 万人以上となり、さらに、増加していく傾向にある。日本語学習者が多様化する中で、文部科学省は、留学生数のさらなる拡大と支援のために「留学生 30 万人計画」を打ち出した。これによって、留学生の数は今後も増加することが予想される。

近年、学国語の能力試験では、「話す」「書く」というコミュニケーション能力が重視される傾向にある。しかし、多人数の学習者に対して一人の教師という授業形態では作文指導が難しく、「聞く、読む、話す、書く」という 4 技能のうち「書く」力の養成が一番遅れている。書くことの到達目標は、学習者によって異なるが、表記法に従って正しく書けること、適切な語彙や表現を用いて文法的に正しく書けることは、どの学習者にも必要である。その中で、日本語に言語直観のない日本語学習者にとって、共起表現の適切さの判断は難しい。日本語学習者が産出した共起表現は、文法的には正しく、意味も推測できるが、不自然である場合がある。

日本語学習者は、「承諾を作る」のような不自然な共起表現を産出することがある。しかし、母語-日本語辞書では共起表現の適切さの判断ができない。日本語母語話者のための国語辞典の用例は限られている。そもそも、辞書に記述できる情報自体に限界がある。しかも、日本語学習者が作文をする場合、自分が表現したい事柄に適した日本語の表現を思いつかないことがしばしばある。母語-日本語辞書および類語辞書を用いても適切な単語が見つからないことさえある。

共起表現は意味を伴う内容語を扱うため、誤用の判断が文法的誤用に比べて難しく、従来の作文支援システムでは、代替候補として「作る」の類義語を提示していた。しかし、「承諾を作る」と「承諾を得る」のように誤用動詞「作る」と適切な動詞「得る」が類義関係にない場合もある。本論文では、出現環境の類似性を利用し、〈名詞、格助詞、動詞〉から成る不自然な共起表現に対して類語より広い範囲から適切な表現の候補を提示する手法を提案する。

本論文は、以下の 8 章から成っている。

1 章では、本研究の背景と目的、および、得られた研究成果について述べる。

2 章では、関連研究に関して述べ、本研究の位置付けを

行う。

3 章では、日本語学習者の作文中の〈名詞、格助詞、動詞〉から成る共起表現の不自然な表現のうち、動詞一か所を置き換えることで自然な表現になる共起表現の動詞を誤用動詞、それを日本語母語話者が修正したものを正用動詞とした場合、「誤用共起表現  $\langle n, c, v \rangle$  の  $v$  との出現環境が類似している順に全動詞を並べた場合、 $v$  の代替動詞はその上位にある傾向にある」という仮説を立てる。この仮説に基づき、大規模な日本語母語話者コーパスの共起情報に基づいた出現環境の類似度を利用し、同コーパスを用いて  $\langle n, c \rangle$  との共起が自然と判定される代替動詞候補を、日本語学習者が入力した共起表現の動詞との出現環境の類似度の降順に提示する手法を提案する。また、提案手法に基づいた作文支援システムの概要を述べる。

4 章では、日本語学習者の作文から収集した〈名詞、格助詞、動詞〉から成る不自然な表現の誤用動詞と正用動詞（誤用・正用共起表現対）の関係を用いて仮説を検証する。同時に、出現環境の類似度を利用した提案手法が、誤用動詞に対する適切な代替動詞候補を順位付けて提示するための尺度として、従来の意味的類似度に基づく尺度より優れていることを、シソーラスに基づく類似度との比較によって検証する。

5 章では、提案手法を組み込んだ作文支援システムを試し、〈名詞、格助詞、動詞〉から成る誤用共起表現を入力した場合に、システムの出力の上位 30 以内に正用動詞が含まれる誤用・正用共起表現対の全誤用・正用共起表現対に対する割合によって性能の評価を行う。

6 章では、日本語学習者に作文支援システムを利用して自身が書いた作文を校正してもらい、不自然な表現が減少するかによってシステムの有用性の評価を行い、「共起が自然な候補を提示すれば、辞書等を使って、日本語学習者が適切な単語を選択できる」というシステムの前提を検証する。また、中級と上級の学習者の利用効果の違い、システムが提示する代替候補数の適切さについて調査する。

7 章では、提案手法に基づいた作文支援システムを実用化する場合の課題を検討する。

最後に 8 章で、これまでの研究をまとめ、将来の展望について述べる。

## 論文調査の要旨

日本語を母語としない日本語学習者は、「承諾を得る」と表現すべき場合に、「承諾を作る」といった意味は推測できるが不自然である共起表現を使うことがある。これは、彼らが共起表現を産出する際の、(1) 表現したい事柄を表す共起表現を構成する単語の候補を見つけることの困難、(2) 産出しようとする共起表現の自然さの判定の困難、という 2 つの困難に起因する。候補の単語を思いつかない場合は、母語で考えて、類語辞書なども併用し、母語-日本

語辞書を調べて見つけることになる。しかし、このようにして得られる候補は限られている上に、母語と日本語の概念の相違などのために、得られる候補の単語が不適切な場合もある。また、母語-日本語辞書では共起表現の自然さの判定はできない。国語辞典も、用法解説や用例の不足のため、共起表現の自然さを判定するには向かない。

本論文は、「名詞 格助詞 動詞」なる形態の共起表現を対象として、動詞選択のみが誤っている不自然な共起表現を訂正する際の、上記(1)(2)の困難を克服する支援システムの構築に向けた研究をまとめたものであり、以下の点で評価できる。

第一に、動詞選択のみが誤っている不自然な共起表現の動詞(誤用動詞)に対する適切な代替動詞の候補に優先順位を付ける新たな手法を提案している点である。従来の作文支援システムでは、たとえば「承諾を作る」に対し、「作る」の類義語のうち、「承諾を」との結びつきの強い動詞や共起頻度の高い動詞が代替動詞の候補として優先されていた。しかし、この例のように、適切な代替動詞が入力動詞の類義語でない場合も多い。また、学習者が表現したい事柄を表す適切な共起表現が、結び付きの強い表現や頻度の高い表現とは限らない。本論文では、「誤用動詞とその適切な代替動詞は出現環境が類似する傾向にある」という仮説を立て、この仮説が正しいことを国立国語研究所が提供している『日本語学習者による日本語作文と、その母語訳との対訳データベース』と17年分の新聞コーパスを用いた評価実験により立証している。また、同データを用いて、誤用動詞の適切な代替動詞の候補を優先順位付きで提示する尺度として、出現環境の類似度が、シソーラスを用いて定義した意味的類似度よりも、有用であることを示している。

第二に、前述の仮説に基づき、共起表現「名詞( $n$ ) 格助詞( $c$ ) 動詞( $v$ )」に対して、大規模なコーパスで「 $nc$ 」との共起が自然と判定される動詞を  $v$  との出現環境の類似度の降順で提示するという適切な代替動詞候補の提示手法を提案し、その精度を実験的に評価している点である。提案手法では、 $\theta$  回より多く出現する共起表現が自然であると判定している。これは、構文解析の誤りが原因で、コーパス中に出現していると誤って解析される不自然な共起表現が、自然な共起表現と判定されることをなるべく防ぐためである。コーパスとして17年分の新聞データを用いて提案手法を実装したシステムを作成し、前述の日本語学習者の作文データベース中の動詞選択のみが誤っている不自然な共起表現に対して、 $\theta$  が4のとき、上位30個の候補中に適切な代替動詞が1つ以上含まれる割合が約70%であることを確認している。

第三に、前述のシステムの評価実験により、提案する手法の作文支援システムとしての有用性を評価している点である。日本語を学習している44名の留学生それぞれに、

800~1200字程度の作文をしてもらい、その後、作文中の各「名詞 格助詞 動詞」なる形態の共起表現に対して、システムが出力する上位30個の候補を利用し、必要があれば校正してもらおうという実験を行っている。システムを利用することにより、作文中の不自然な共起表現の数が約30%減少したことを確認している。また、実験後のアンケートから、システムの出力を利用する際に未知語等の意味を確認するための辞書引きが負担にならないことを確認している。これらのことから、提案する手法は作文支援システムとして有用であり、使用するコーパスのさらなる大規模化等の改良で実用的な支援システムになると考えられる。

以上要するに、本研究は、日本語学習者の作文支援を目的として、日本語文で中心となる「名詞 格助詞 動詞」なる形態の共起表現に対する適切な代替動詞の候補を提示する手法を提案し、その精度と作文支援システムとしての有用性を実験的に示したものであり、知能システム学上価値ある業績である。よって、本論文は博士(学術)の学位論文に値するものと認める。

氏 名 Sohiful Anuar Bin Zainol Murad  
 学位記番号 シ情 博甲第429号(学術)  
 学位授与の日付 平成23年3月24日  
 学位論文題名 Development of CMOS Power Amplifier for Ultra Wideband Communications  
 超広帯域無線通信用 CMOS 電力増幅器の開発

論文調査委員

(主 査) 九州大学 教授 吉 田 啓 二  
 (副 査) " " 浅 野 種 正  
 " " " 庄 山 正 仁

## 論文内容の要旨

The wireless revolution has created a great demand for low cost, small-sized, highly-integrated, mass-producible, but, nevertheless, high-performance integrated circuits for communications. The prosperous growth in radio frequency (RF) cellular products has been witnessed for the last two decades, and it appears that the growth will keep on going in the next several years. Not surprisingly, over the last few decades of research and development in both academia and industry has been concentrated in this area, particularly work associated with employing integrated circuits to replace bulky, expensive, and power hungry discrete and multichip solutions.

One of the important components in all wireless

applications is the RF power amplifier (PA). RF PAs are usually the most power-hungry building blocks in the transceivers of wireless devices. There is increasing demand for highly efficient RF power amplifiers to meet the ever-growing need for power saving, compact and low cost solutions. Moreover, emerging popular features such as video camera, games, the internet and TV are being progressively added to new generation of wireless applications. However, they inevitably bring additional power consumption and burden the battery. High-efficiency power amplifiers are very important to save more power during transmit the signals.

Recently, wideband wireless communication system, namely ultra-wideband (UWB) is becoming popular due to the capability of offering high data rate and wide spectrum of frequency bands. The great potential of UWB lies in the fact that it can co-exist with the already licensed spectrum users and can still pave the way for a wide range of applications. With the progress on CMOS technology in recent years, it could achieve comparable performances at high frequencies with much lower cost. Therefore, implementing wideband circuits using CMOS technology has become one of the most important topics in the RF circuit design.

In this thesis, Chapter 1 defines the introduction and the motivation, including the main objectives of this research. In Chapter 2, the overview of wireless standards is introduced. The PAs classes of operation, including linear and non-linear PAs are briefly described. Lastly, four main performance criteria of PAs are discussed. Chapter 3 contains an introduction of the basic UWB system. Two main standards and the frequency allocation for UWB system are explained. The main specifications for UWB PAs such as frequency range, gain flatness and group delay are presented and the recently published CMOS UWB PAs are reviewed.

Chapter 4 details a proposed design of CMOS class E PA for wireless applications. First, a theory of Class E PA is first investigated. The ideal drain voltage and current waveforms are shaped to be non-overlapping to maximize PA efficiency. CMOS on-chip spiral inductors are well known for their low  $Q$ , and thus high substrate losses. Furthermore, spiral inductors occupy a large space on-chip and also encounter self-resonance in microwave frequency band. Therefore, bondwire inductors were modeled and simulated according to the electromagnetic theory and their physical structure. To realize bondwire inductors in PA design, a 2.4-GHz CMOS class E single-ended PA has been designed in TSMC 0.18- $\mu\text{m}$  CMOS technology. The Class E PA proposed in this work realizes all inductors with

bondwires for the higher quality factor to increase PA performance and to reduce chip size. The single-ended topology is employed because most existing components designed to be driven by PAs are single-ended. The cascode topology with a self-biasing technique is used to prevent device stress and to decrease the requirement for additional bond pads. The post-layout simulation results indicate that the PA delivers 23 dBm output power and 44.5% power added efficiency with 3.3 V power supply into a 50  $\Omega$  load. However, the measurement results indicate that the PA delivers only 19.2 dBm output power and 27.8% power added efficiency. The main reasons for the degradation of PAE due to the unexpected losses in the on-chip transmission lines, the bondwires connection (eg. on-chip matching and off-chip capacitor, transistors' source to ground), and parasitics effect from the bonding wires and PCB. However, the smaller chip area of 0.37 mm<sup>2</sup> is obtained as compared with the previous published works.

In Chapter 5, the design of PAs for UWB applications is presented. This chapter begins with an explanation to the principle of current-reused technique. The current-reused technique can enhance the gain at the upper end of the desired band as shown in the simulation result. Furthermore, an inter-stage inductor is employed between the first stage and the second stage to obtain gain flatness. The first PA for UWB applications was targeted for a lower band of frequencies covering from 3.1 to 4.8 GHz is designed using 0.18- $\mu\text{m}$  CMOS technology. The UWB PA proposed here employs cascode topology with a current-reused technique, inter-stage inductor, and a resistive feedback at the second stage to obtain the flatness gain. The measurement results indicated that the input return loss (S11) was less than -5 dB; output return loss (S22) was less than -8 dB, and average power gain of 10.3 dB with a flatness about 0.8 dB. The input 1 dB compression point about -2 dBm and excellent phase linearity (group delay) of  $\pm 135$  ps across the whole band were obtained. Moreover, a high power added efficiency (PAE) of 23.7% at 4 GHz with 50  $\Omega$  load impedance was achieved with a power consumption of 24-mW. The second PA was designed to obtain excellent gain flatness at 3.0-7.0 GHz. The UWB PA proposed here employs a same technique to enhance the gain at the upper end of the desired band, a shunt and a series peaking inductors with a resistive feedback at the second stage to obtain the wider and flat gain, while shunt-shunt feedback helps to enhance the bandwidth and improve the output wideband matching. The measurement results indicated that the input return loss (S11) less than -6 dB, output return

loss (S22) less than -7 dB, and excellent gain flatness approximately  $14.5 \pm 0.5$  dB over the frequency range of interest. The output 1-dB compression of 7 dBm, the output third-order intercepts point (OIP3) of 18 dBm, and a phase linearity property (group delay) of  $\pm 178.5$  ps across the whole band were obtained with a power consumption of 24 mW. The proposed design has succeeded to achieve gain flatness about  $\pm 0.5$  dB ripple with smaller chip area among published works. The proposed UWB PAs are suitable for lower band commercial mobile, portable devices or Group 1~3 of MB-OFDM UWB transmitters.

Finally, Chapter 6 summarizes and concludes the work in this thesis, and discusses on possible future research based on this thesis.

### 論文調査の要旨

携帯電話, スマートフォン, 無線 LAN 等に代表される移動体通信機器の高度化により, いつでもどこでもブロードバンド通信が可能な環境を提供するユビキタスネットワーク社会が実現されつつある. ユビキタスネットワーク社会の更なる高度化のため, 移動体通信機器の小型化, 低消費電力化とともに種々の新しい通信方式の開発が進められている. その 1 つとして 3GHz-10 GHz の広い周波数帯域の微弱電波を用いる UWB(Ultra Wide Band: 超広帯域)無線と呼ばれる無線通信方式がある. これは 2002 年に米国の FCC(連邦通信委員会)により許可され, 日本でも 2006 年より認可された方式である. 広帯域信号を用いれば, 非常に短い時間幅のパルス状信号を実現することができるため, 近距離高速ワイアレス通信市場での実用が期待されている.

UWB 無線実現のためには, 低雑音増幅器 (LNA), 電力増幅器 (PA), ミキサ, 発振器, 各種フィルタ, インピーダンス整合回路等の高周波アナログ回路, および ADC (アナログ - デジタル変換器), DAC (デジタル - アナログ変換器)などのデジタル回路が混在するミクスティング LSI 回路の開発が不可欠であるが, 広帯域の微弱電波で動作するこれらの構成要素には厳しい仕様の達成が課せられている. とりわけ高効率・低消費電力・超広帯域・低歪等の仕様を満たす PA の開発が喫緊の課題となっている.

本論文で著者は, UWB 通信の仕様を満たす高性能 PA 実現のため, 種々の新しい回路を提案している. また高周波回路シミュレータを用いて回路設計を行い, ファウンドリ (TSMC 社 0.18 ミクロン CMOS プロセス) により試作したチップを計測・評価することにより高性能 PA の開発に成功している.

本論文では, 第 1 章で UWB 通信用 PA の研究背景, 第 2 章で UWB 通信のプロトコルおよび PA の動作クラス,

第 3 章で UWB システムおよび周波数割り当てについて述べている. 第 4 章では CMOSFET を用いた E 級動作 PA の高効率設計手法について述べている. 第 5 章では PA の広帯域化を実現するためのシャントフィードバック回路および電流再利用回路の提案をおこなっている. さらにこの手法を用いて 3GHz-7GHz 帯の高利得・高効率・低歪の PA の開発に成功している. 第 6 章では本研究のまとめおよび将来展望について述べている.

本論文の成果の中でとりわけ以下の 2 点で評価できる.

第 1 に, ボンディングワイヤのインダクタを利用した新しいインピーダンス整合回路を考案した. これを用いて 2.4GHz 帯の E 級 PA を開発し, 出力 19.2dBm において電力効率 27.8%を有する優れた PA の開発に成功している.

第 2 に, UWB 通信の仕様を満たす高性能 PA の開発に成功した. 第 1 ステージ増幅回路にはゲート・ソース間の電流再利用回路, 第 2 ステージ増幅回路には抵抗によるフィードバック回路, 両増幅回路間にはインピーダンス整合用ピーキングインダクタを用いることにより, 3 GHz -5GHz 帯の広い周波数帯域において, 高利得・高効率・低歪 PA の開発に成功している. さらに回路パラメータの最適化により 3 GHz -7GHz 帯で仕様を満たす高性能 PA を開発している. これらの PA の性能は, いずれも FOM(Figure of Merit)において世界最高クラスの値を達成している.

以上要するに, 本研究は, UWB 通信システム実現に不可欠な超広帯域・高利得・高効率・低歪 PA の開発に成功したものであり, 電子デバイス工学上価値ある業績である. よって本論文は博士(学術)の学位に値するものと認める.

氏 名 横 矢 剛  
 学位記番号 シ情 博甲第 430 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 群ロボットによる環境情報構造化に関する研究

#### 論文調査委員

(主 査) 九州大学 教授 長谷川 勉  
 (副 査) " " 倉 爪 亮  
 " " 内 田 誠 一

### 論文内容の要旨

公共空間や住宅内で働く共生型ロボットは, 作業対象だけでなく, 人や車といった移動物体により動的に変化する周囲環境を正確に把握しなければならない. しかし, ロボット単体の機能による正確な環境認識は当面困難である. そこで, 共生型ロボットが環境を認識するための有力なアプローチとして, 環境情報構造化が提案されている. 環境情報構造化とは, 環境側にカメラなどのセンサや知的マー



カを分散配置して、環境側からの情報提供によるロボット支援システムを構築することである。

このシステムの実用に向けて最初に解決すべき課題は、環境構造を記した地図や分散配置カメラの視野パラメータといった環境情報の取得である。システムが移動体位置情報をロボットへ提供したり、ロボットが行動計画を行ったりするには、これらの環境情報が必要となる。ロボットへの支援は、屋内外シームレスに行われるため、環境情報は単一の座標系で記述して用いられる。しかし、広域空間における環境情報を人手による計測で取得するには、多大な時間と労力を要する。しかも、外乱によって物体配置やカメラ位置が変化するので、定期的な計測が必要である。

本研究の目的は、環境情報構造化によるロボット支援の実用化に向けて、広域空間の 3 次元環境地図と分散カメラの視野パラメータの取得を自動化することである。この自動化は、環境構造計測機構を搭載した計測用ロボットが環境内の複数停止地点で構造計測およびカメラキャリブレーションを順次行って実現される。得られた環境情報は、このロボットの各停止地点における自己位置測定結果に基づいて単一の座標系で記述される。本研究の目的を達成するために、以下を開発する。

(1) 計測用ロボットが未知環境の 3 次元地図を作成するための動作計画手法を開発する。計測用ロボットの位置姿勢を正確に測定する手法としては、協調ポジショニングシステム、CPS (Cooperative Positioning System) を用いる。これは、計測用ロボット(親ロボット)に加え、2 台の子ロボットをランドマークとして環境内に配置し、親ロボットの位置姿勢測定を行うものである。この位置測定誤差は子ロボットの配置位置を換える度に蓄積する。この群ロボットを人手で操作して 3 次元環境構造を計測する手法は、倉爪らにより開発された。地図作成を自動化するために、この群ロボットの動作計画手法を提案する。

(2) 群ロボットが広域に分散配置したカメラを自動的にキャリブレーションする手法を開発する。各カメラ視野内の複数位置にキャリブレーション用のマーカを搭載した子ロボットが停止し、そのマーカの 3 次元位置と 2 次元位置とを計測してキャリブレーションする。群ロボットは各カメラ視野を巡回し、全てのカメラをキャリブレーションしていく。これらの動作を自動的に行うための動作計画手法を提案する。

本論文は 9 章から構成される。

第 1 章では、従来研究の状況と課題について述べ、本研究の目的を明らかにする。

第 2 章では、群ロボットによる環境情報構造化の動作概要を示す。まず CPS を詳説し、続いて 3 次元地図を作成するための動作計画手法、および広域分散カメラキャリブレーションについての概要を述べる。

第 3 章では、群ロボットのハードウェア構成を述べる。

親ロボットには環境構造計測機構を搭載する。また、子ロボットには親ロボットから位置を測定されるためのターゲットとキャリブレーション用のマーカを搭載する。

第 4 章では、親ロボットに計測された構造情報に基づいて、精度の劣化を抑え、効率よく地図を作成するような群ロボット位置を決定する手法を提案する。子ロボットの可視領域内で、親ロボットが移動と 3 次元計測を行うため、移動位置決定戦略は子ロボットの配置戦略に帰着する。

第 5 章では、群ロボットが第 4 章で決定された位置まで CPS による移動を行うための経路計画手法について述べる。CPS では群ロボットは常に互いを見通し、また、子ロボットの配置換え回数を少なくするために一度で長距離を移動する。この手法では、これらの条件を満たすための移動経路を作成する。

第 6 章では、シミュレーション環境および実環境における 3 次元地図作成実験の結果を評価する。3 つの子ロボット配置戦略を用いてシミュレーションを行い、このうち地図作成結果が最良であった配置戦略を用いて、実環境内での実験を行う。結果から提案手法の有効性を確認する。

第 7 章では、広域分散カメラキャリブレーションにおける群ロボット動作を詳説する。子ロボットがカメラ視野内の複数箇所へ自動的に移動する方法と、搭載マーカの 3 次元位置とカメラ画像上の 2 次元位置とを測定する方法を述べる。

第 8 章では、カメラキャリブレーション実験を行った結果を評価する。まず、カメラ単体のキャリブレーションに必要なマーカ位置データ数を実験により推定する。そして、実環境内に広域分散配置したカメラのキャリブレーションを行い、本手法の有効性を確認する。

第 9 章では、本論文を総括する。

## 論文調査の要旨

家庭や街で生活に役立つロボットは、日本をはじめ先進国共通の少子高齢社会に伴う諸問題の解決策として期待されている。しかしその実現への課題は多い。ロボットのために特別に整備された工場とは異なり、一般の生活環境は構造が多様で複雑であり、しかも人間の社会活動や季節・天候などにより変化する。このため、ロボットに搭載されたセンサのみでは、周囲状況を実時間で認識することはもとより、自身の環境内での位置姿勢の計測すら困難である。この問題を解決するため、環境側に種々のセンサや IC タグ (RFID タグ) を固定配置しネットワークでつなぐことにより、移動体の運動や物体配置などの環境情報をロボットが電子的にアクセス可能にする環境情報構造化が提案されている。この環境情報構造化が機能するためには、環境の 3 次元幾何構造記述と、分散配置センサの位置や視野方向の正確な情報が前提となる。しかし、これらは広域空間にまたがった情報であり、高い幾何学的精度が要求

されるうえ、長期運用中の種々の環境変化に同期した情報更新も必要となるため、人手でこれを計測しシステムに入力するのでは膨大な負担となる。

本研究は、生活支援ロボットのための日常生活環境の情報構造化にかかわる作業を、移動ロボットを用いて自動化する新手法を提案したもので、以下の点で評価できる。

第一は、広域に渡って分散配置されたビジョンセンサを、移動ロボット群を用いて統一座標系のもとでキャリブレーションする手法を考案したことである。カメラキャリブレーション用マーカおよび位置測定用ミラーマーカを搭載した子ロボットと、子ロボットの位置を正確に測定するレーザ測量機を搭載した親ロボットを開発した。そして、これらを協調的に動作させて相互位置を計測しつつ、環境内を巡回せしめ、各ビジョン視野領域内で十分な数のマーカ位置データを獲得して、精度のよいカメラキャリブレーションを実現している。

第二は、環境の幾何空間構造に基づき、移動ロボット群が協調的に相互位置を計測しつつ移動していくときの各ロボットの動作計画手法を開発したことである。各ロボットが相互の可視範囲から逸脱することなく、位置計測誤差の蓄積を抑制しつつ、全体として障害物を回り込んで任意の地点まで移動する動作の自動計画に成功している。

第三は、群ロボットが広域実環境の探索と移動を繰り返して、その3次元構造を記述する地図を自動生成する手法を開発したことである。これは、ロボット周囲の空間構造の計測、空間構造の計測結果に基づく次の計測地点の計画、およびロボット群の移動の3つのステップを、初期位置から繰り返して地図を順次拡大してゆき、未探索領域の比率が一定値以下になった時点で終了するものがある。次の計測地点の選択について複数の戦略を考案し、シミュレーションおよび実環境実験でそれらの有効性を評価検証している。

以上要するに本論文は、生活支援ロボットを実現することを目的とした環境情報構造化に関し、移動ロボット群を用いて広域分散カメラのキャリブレーションと3次元環境地図の自動構築を行う新方式を提案し、そのハードウェア実装と動作計画アルゴリズムを開発したうえで、シミュレーションおよび実験により実用上の性能を明らかにしたもので、知能システム学に寄与するところが大きい。よって本論文は博士(工学)の学位論文に値するものと認める。

氏 名 中 村 徹  
 学位記番号 シ情 博甲第 431 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 Practical Authentication Systems with  
 Anonymity in Multi-service

## Environment

(マルチサービス環境における実用的匿名認証システム)

### 論文調査委員

(主 査) 九州大学 教授 安 浦 寛 人  
 (副 査) " " 櫻 井 幸 一  
 " " " 瀧 本 英 二  
 " " 准教授 池 田 大 輔

## 論文内容の要旨

本論文では、ユーザのプライバシーを保護する匿名認証システムについて述べる。インターネットの普及やサービス・インフラの電子化に伴い、認証技術はますます重要になっている。認証の最も重要な役割は悪意のある攻撃者のなりすましを防ぎ、システムを安全に保つことである。認証の安全性に加えて、近年はユーザのプライバシー保護についても関心が高まっている。本論文では、プライバシー問題として同一ユーザの通信ログを紐づけすることによって、攻撃者がユーザの行動の追跡や、嗜好の分析が可能になる問題(リンク問題)を主に扱う。

本論文では、第三者機関(中央機関)を用いた、マルチサービス環境の認証システムに注目する。一般的な認証システムではユーザは各サービス提供者に対して繰り返し登録手続きを行い、配布された全ての ID とパスワードの対を保持する必要がある。また、サービス提供者は個人情報やパスワードの管理のコストが必要になる。これに対し、マルチサービス環境の認証システムは、(1)中央機関から配布された一対の ID・パスワードを保持すればよい、(2)サービス提供者は管理手続きを行う必要がない、というメリットがある。

しかしながら、マルチサービス環境の認証システムでは、リンク問題はより深刻になる。なぜならサービス提供者の不正な結託や、中央機関が得られる通信ログから、複数のサービスに関するユーザの行動や嗜好を分析される可能性があるからである。

グループ署名のような既存の匿名認証技術に基づくグループ認証を用いることで、サービス提供者にユーザの ID に関する情報を一切漏らすことなく認証を行うことができる。さらにこれらのグループ認証手法は、認証時にサービス提供者が中央機関と通信を行う必要がない。そのためサービス提供者と中央機関両方に対するリンク問題を解決することができる。しかしながらグループ認証には、(a)サービス提供者が各ユーザに合わせたサービスを提供することができないため、ユーザの利便性が低下する、(b)ユーザのパスワードの失効を行うことが困難である、といった欠点がある。

本研究の目的は、ユーザが用途に応じてプライバシー保護の度合の異なる複数の認証プロトコルを選択することを

可能にすることである。これにより、利便性とプライバシー保護を両立することが期待できる。本研究における基本的な方針は、同じ一対の ID とパスワードを用いる、様々な度合の匿名性を持つ認証プロトコルを使い分けることである。これらのプロトコルはサービス提供者と中央機関の通信を必要とするが、ユーザのパスワードの失効には即座に対応することができる。

本論文の貢献は、(I) プライバシ保護に関する性質を含む、マルチサービス環境の認証プロトコルの要件を、計算量理論を用いて厳密に定義・分類したこと、(II) プライバシ保護の度合の異なる 3 種類の認証プロトコルを提案したこと、である。(I) については、安全性に関する性質とプライバシー保護に関する性質を定義した。プライバシー保護に関しては、強匿名性と弱匿名性を定義した。強匿名性は、通信ログから ID に関する情報が全く漏洩しないことを保証する性質である。弱匿名性は、異なるサービス提供者に対して行われた 2 回の認証プロトコルの通信ログを観察しても、それが同一のユーザによって行われたものであるかどうか判別できないことを保証する性質である。(II) については、第一にサービス提供者に対して弱匿名性を持つ認証プロトコルを提案した。第二に中央機関に対して強匿名性を持つ認証プロトコルを提案した。最後に中央機関とサービス提供者両方に対し強匿名性を持つ認証プロトコルを提案した。

### 論文調査の要旨

インターネットの普及や携帯情報デバイスの普及により、現実の物理的な世界と論理的に構築されたサイバー世界を結びつける種々の新しいシステムやサービスが開発され、社会システムを支える重要な技術分野となっている。このような種々の社会システムにおいては、物理的な世界における実在の個人とサイバー世界の仮想的な個人情報とを結びつけて、正当な権利を行使できる個人のみへサービスを提供する事が重要な課題となる。一方、サイバー世界での個人情報や行動履歴等のプライバシーに関する情報を、悪用されないように保護するという要求も大きい。本論文は、サービスの利便性とプライバシー保護の両立に焦点をあて、各ユーザに合わせたサービスを提供可能にすると同時に、ユーザのプライバシーを保護するという、相反する要求を満たす認証技術を提案している。

著者は、サービスを提供する複数のサービス提供者に対して独立な第三者機関(中央機関)が ID を発行するマルチサービス環境下での認証システムに対し、認証システムの数学的なモデル化と安全性やプライバシー保護の概念の定式化、および認証プロトコルに対する要件の定義を行っている。特に、認証プロトコルの匿名性について、著者は新たに「強匿名性」と「弱匿名性」の 2 つの概念を導入している。「強匿名性」は、通信ログから ID に関する情報が

全く漏洩しないことを保証する性質であり、「弱匿名性」は、異なるサービス提供者に対して行われた複数回の認証プロトコルの通信ログを観察しても、それが同一のユーザによって行われたものであるかどうか判別できないことを保証する性質である。著者が導入したこれらの匿名性の概念を用いることにより、安全性やプライバシー保護の強さが、初めて数学的に評価できるようになった。著者はすでに知られている認証プロトコルを実際に評価して、その問題点を指摘している。現在、急速に普及し始めているマルチサービスが可能な IC カードシステムなど、社会情報基盤として重要性が増している実システムの認証の問題点について、数理科学的な解析ができる基盤を築いたことは高く評価できる。

次に著者は、プライバシー保護の度合いが異なる 3 種類の認証プロトコルを提案している。最初のプロトコルは、「サービス提供者に対して弱匿名性を持つ認証プロトコル」であり、認証プロトコルの要件を満たし、弱匿名性を持つ事を厳密に証明している。2 番目のプロトコルは、「中央機関に対して強匿名性を持つ認証プロトコル」であり、3 番目は、「中央機関とサービス提供者両方に対し強匿名性を持つ認証プロトコル」である。いずれも認証プロトコルの要件を満たし、それぞれの強匿名性を持つ事を証明している。利用環境から来る要求に応じて、異なる匿名性を有するプロトコルを提示した事は、理論的にも工学的にも重要な意味を持つ成果として評価できる。

以上を要約すると、本研究は、複数のサービス提供者に対して独立な第三者機関が ID を発行するマルチサービス環境下での認証システムの数学的なモデル化、安全性とプライバシー保護の概念および認証プロトコルに対する要件の定義を行い、既存の認証プロトコルを評価するとともに、より強力な認証プロトコルを 3 種類提示したもので、情報工学に寄与するところが大きい。よって、本論文は博士(工学)の学位論文に値すると認める。

氏 名 國 武 勇 次  
 学位記番号 シ情 博甲第 432 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 A Study on Analysis and Approach for Mitigating NBTI Degradation of Memory Circuits  
 (メモリ回路における NBTI 劣化を抑制するための解析と対策に関する研究)

#### 論文調査委員

(主 査) 九州大学 教授 安 浦 寛 人  
 (副 査) " " 村 上 和 彰  
 " " 准教授 松 永 裕 介

(副 査) 福岡大学 教授 佐藤 寿 倫

## 論文内容の要旨

近年トランジスタサイズの微細化に伴い、各種劣化に対する耐性或電力密度の増加に伴う動作温度の上昇が問題となっている。温度の上昇は様々な劣化を促進するため LSI が摩耗故障に至るまでの期間が短くなる傾向にある。摩耗故障とは LSI が稼働時間の経過とともに劣化することで発生する故障である。私たちの周りには、社会基盤から家電製品にいたるまで様々なシステムが存在している。これらのシステムの機能を実現するために多くの LSI が利用されている。特に交通機関などのインフラシステムや建物などの管理システムでは長期に渡った安定動作が求められる。このようなシステムでは故障箇所の交換が容易ではないために LSI の寿命が短いとメンテナンスにかかるコストが高くなる。したがって LSI の寿命を十分に確保することが重要であり、摩耗故障に至りにくい LSI の実現が求められている。

温度の上昇に伴い指数的に劣化が促進するメカニズムとして負バイアス温度不安定性 (NBTI) がある。NBTI は PMOS トランジスタの閾値電圧を負方向に増加させる劣化であり、閾値電圧の変動による故障の主な要因となっている。本論文では NBTI による閾値電圧の変動を抑制し LSI の信頼性を向上することを目的としている。

トランジスタサイズの微細化に伴い、チップあたりのメモリ容量が増加する傾向にある。メモリ容量が増加するとチップあたりのメモリセルの故障数も増加するため、LSI の信頼性を確保するためにはメモリ回路の信頼性の確保が非常に重要である。チップ内ではメモリセルとして SRAM セルが一般的に用いられる。SRAM セルで NBTI が発生すると読出し動作の安定性が低下し保持している値を破壊する恐れがある。本論文では SRAM セルの NBTI による読出し動作の安定性低下を抑制するために、PMOS トランジスタの動作に依存して閾値電圧が変動するという特性に着目する。この特性をストレス・リカバリ特性と呼ぶ。PMOS トランジスタが ON 状態のとき閾値電圧が負方向に増加する。一方で PMOS トランジスタが OFF 状態のとき変動した閾値電圧が回復する。このストレス・リカバリ特性を考慮して回路を構成する PMOS トランジスタのストレス状態を取り除くことで NBTI による劣化を抑制できる。SRAM セルはロードトランジスタと呼ばれる二つの PMOS トランジスタを持つ。これらのトランジスタのストレス・リカバリ状態は SRAM セルに格納される値に依存して決まる。まず、SRAM セルの読出し動作の安定性と保持される値の関係について解析を行った。その結果、ストレスとリカバ리를繰り返す周期が 10msec 以下で、SRAM セルに"0"を保持する確率が 20%~80%の状態では SRAM セルの読出し動作の安定性低下を抑制できるこ

とが明らかとなった。これが本論文の第一の貢献である。この結果より SRAM セルの安定性低下を抑制するには値を定期的に反転することが効果的であることがわかる。

メモリ回路は動作に依存して SRAM セルごとに異なる値を保持する。したがって NBTI による劣化の進行もメモリ回路ごとに異なると考えられる。まずレジスタファイルを構成する SRAM セルの動作を解析した。その結果、各 SRAM セルで"0"が保持される確率が高いことが明らかになった。レジスタファイルのアクセス頻度は高く、この特性を利用して値を反転させる Short Term Cell-flipping Technique (STCF) と STCF on Read and Write を提案した。これにより既存の値反転手法より追加のメモリアクセスを抑えつつ効果的に NBTI の劣化を抑制できることを確認した。一方キャッシュメモリに対しても同様に動作の解析を行った。その結果、連想度を増やすことでキャッシュアクセスの偏りが解消され、NBTI の劣化が顕著な SRAM セルを削減できることが明らかとなった。またキャッシュメモリはレジスタファイルに比べ非常にアクセス頻度が低いためメモリアクセスを利用する STCF では効率的に値を反転できないことが明らかとなった。本論文の第二の貢献は、メモリ回路の構成および動作によって NBTI による劣化に局所性が生じることを明らかにしたことである。本論文ではアーキテクチャレベルおよびシステムレベルでメモリ回路の動作の特性を考慮して局所的なアクセスを解消し対策を行うことで NBTI による閾値電圧の変動を低コストで抑制することが可能であることが明らかとなった。

## 論文調査の要旨

CMOS 集積回路によって制御される各種情報システムは、現代社会の基盤を構成する要素となっており、その信頼性は社会の安全や安定に大きく影響するようになってきている。Moore の法則に象徴されるトランジスタサイズの微細化とそれに伴う集積回路の電力密度の急速な上昇は、集積回路の経年劣化による摩耗故障の原因の多様化と寿命の短期化を引き起こしている。社会の安全と安定の確保や社会システムの保守コストの低減のために、CMOS 集積回路の劣化の防止と長寿命化に関する材料・デバイス・回路・システムの各レベルにおける技術開発が極めて重要な社会的研究課題となっている。

本論文は、CMOS 回路の PMOS トランジスタの閾値電圧が負方向に変化する劣化である負バイアス温度不安定性 (NBTI: Negative Bias Temperature Instability) に焦点をあて、集積回路の中で多用されているレジスタやキャッシュメモリに用いられる SRAM 回路の NBTI による閾値電圧の変動を抑制し、集積回路の信頼性を向上することを目的とした研究の成果をまとめている。

著者は、SRAM セルの NBTI に起因する読出し動作の安

定性低下を抑制するために、PMOS トランジスタの動作に依存して閾値電圧が変動するという特性（ストレス・リカバリ特性）に着目している。ストレス・リカバリ特性を考慮して、SRAM 回路を構成する PMOS トランジスタのストレス状態を短くすることで NBTI に起因する劣化を抑制する回路レベルでの対策を提案している。回路シミュレーションを用いた解析により、ストレスとリカバ리를繰り返す周期が 10msec 以下で、SRAM セルに同一の値を保持する（すなわち、一つの PMOS がストレス状態となる）確率が 20%~80%の時に SRAM セルの読出し動作の安定性低下を抑制できることを明らかにしている。この結果より、読出し動作の安定性低下を抑制するには、セルに記憶する値を定期的に反転することが効果的であると結論づけている。この結果は、SRAM のセルレベルでの NBTI に起因する劣化を抑制するための定量的な指針を与えるものとして評価できる。

次に著者は、実用回路のレジスタファイルを構成する SRAM の動作を解析し、各 SRAM セルで記憶する値が長期間変化しない確率が高いことを明らかにしている。レジスタファイルのアクセス頻度が高いことを利用して、Short Term Cell-flipping Technique (STCF) と STCF on Read and Write と呼ぶレジスタの劣化抑制手法を提案している。単純な値反転手法よりメモリアクセスの増加を抑えつつ、効果的に読出し動作の安定性低下を抑制できることをシミュレーションによって示している。これらの手法は、レジスタファイルの劣化抑制手法として実用的な効果が期待できる。

また、キャッシュメモリに対しても動作の解析を行い、連想度を増やすことでキャッシュアクセスの偏りが解消され、NBTI による劣化が顕著な SRAM セルの数が削減できることを実験的に示している。

以上を要約すると、本研究は、NBTI による CMOS SRAM 回路の劣化抑制の原理を回路レベルで解析したものである。また、システムレベルでメモリ回路の局所的なアクセスを解消し、ビット反転の対策を巧みに行うことでレジスタファイルやキャッシュメモリの読出し動作の安定性低下を抑制する事が可能であることを明らかにしており、情報工学に寄与するところが大きい。よって、本論文は博士（工学）の学位論文に値すると認める。

氏 名 鹿 島 直 二  
 学位記番号 シ情 博甲第 433 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 多段化学気相成長法による希土類系  
 高温超電導線材の高速成膜と新型配  
 向金属基材に関する研究

論文調査委員

(主 査) 九州大学 教授 木 須 隆 暢  
 (副 査) " " 圓 福 敬 二  
 " " " 金 子 賢 治

## 論文内容の要旨

イットリウム (Y) 系高温超電導線材が実用化されれば、多くの分野で大きな技術革新をもたらす。特にエネルギー分野では、省エネルギー、CO<sub>2</sub>削減の観点から、電力流通設備、電力貯蔵設備等での実用化が期待される。Y 系超電導線材は、可塑性を有する金属テープの上に、酸化物薄膜を積層した構造を有する。優れた超電導特性を得るためには、結晶粒界での特性劣化を防ぐため、高度に配向した超電導薄膜を長尺に亘って形成するプロセス技術の確立が求められる。また、実用機器への応用のためには、超電導性能もさることながら、低コスト化が重要な成功の鍵を握っており、安価なプロセス・材料での線材化が求められる。使用する線材量が単機当たり、数百 km から数千 km に及ぶと想定されるため、量産化が可能な手法であることも重要な要素となる。

本研究では、低コスト化が可能で、量産化にも最も適していると考えられる有機金属化学気相成長 (MOCVD) 法による超電導層形成の技術確立を第一の目的として実施した。さらに、超電導層の性能を左右する金属基材の作製技術に関して、従来の NiW 配向基材で問題となる、コスト、磁化損失、機械強度の問題を改善することを目的に、銅を用いた新しい配向金属基材を提案し、高配向化、高強度化、耐プロセス性の確立によって、低コスト基材としての適用可能性を実証した。

本論文は次の 6 章から成る。

第 1 章では、本研究の背景、研究目的について記述した。

第 2 章では、本研究で開発した多段 CVD システムについて詳述した。従来の 8 倍の気化性能を有する原料気化システムと多段 CVD リアクタを開発し、原理検証として、3 段リアクタを用いた成膜実験により、多段 CVD 技術により Y<sub>1</sub>Ba<sub>2</sub>Cu<sub>3</sub>O<sub>7-δ</sub> (YBCO) 膜の多段積層合成が可能であることを世界で始めて実証した。

第 3 章では、本研究で用いた、線材性能の各種評価法について述べた。

第 4 章では、第 3 章に述べた多段 MOCVD 法を用いて、システムをスケールアップすることにより、さらなる高速成膜技術、高特性化、長尺化の検討を進めた。高速成膜技術に関して、Y 系超電導線材製造の実用化時の目安となる成膜速度 50 m/h において、従来の成膜速度 (5m/h 程度) と同等以上の結晶性と超電導特性を有する超電導膜を実現した。長尺化の検討では、長時間連続原料気化法の確立により、20 時間の連続安定気化が可能で気化器を開発した。線材の実用性能を決定づける臨界電流 ( $I_c$ ) の制限因子を、複数の評価手法を複合する事によって明らかとし、

下地層の平滑化が重要であることを見出した。その結果を基に、プロセスの改善策として基板の研磨工程を導入し、高  $I_c$  化が図れることを明らかとした。さらに、これらの検討結果を長尺線材作製にフィードバックすることで、200 m-200 A 級超電導線材を得ることに成功した。

第 5 章では、線材製造技術の基盤となる金属基材の作製技術に関して、銅を用いた新しい配向基材を提案し、面内配向度  $5^\circ$ 前後と、従来の NiW 基材を凌駕する優れた配向性を実現した。さらに、銅の酸化剥離の問題に関して、めっきによる Ni 層の形成を検討し、銅結晶組織に対し良好なエピタキシャル成長を実現すると共に、その配向度を向上させる効果を持たせることにも成功した。高強度化に関して、表面活性化接合法を検討し、配向度を劣化させることなく、SUS 等の強度メンバーと貼り合わせる技術を確認した。また、これらクラッド材の磁性の評価を行い、磁性が十分低いことを確認するとともに、機械強度の評価を実施し、貼り合わせ母材の有する強度を付与できることを実証した。さらに、パルスレーザ蒸着法および MOCVD 法により、YBCO 超電導層を成膜し、どちらも良好な超電導特性が得られることを示した。これらの結果より、銅配向基材は Y 系超電導線材用基材として、非常に高いポテンシャルを有しており、低コスト基材として十分適用可能であることを実証した。

第 6 章は結論であり、本研究で得られた結果をまとめた。

## 論文調査の要旨

$Y_1Ba_2Cu_3O_{7.6}$  (YBCO) に代表される希土類 (RE) 系高温超電導線材が実用化されれば、多くの分野で大きな技術革新をもたらす。特にエネルギー分野では、省エネルギー、 $CO_2$  削減の観点から、電力流通設備、電力貯蔵設備等での実用化が期待される。RE 系超電導線材は、可塑性を有する金属テープの上に、酸化物薄膜を積層した構造を有する。優れた超電導特性を得るためには、結晶粒界での特性劣化を防ぐため、高度に配向した超電導薄膜を長尺に亘って形成するプロセス技術の確立が求められる。また、実用機器への応用のためには、超電導性能に加えて、低コスト化が重要な成功の鍵を握っており、安価なプロセス・材料での線材化が求められる。使用する線材量が単機当たり、数百 km から数千 km に及ぶと想定されるため、量産化が可能な手法であることも重要な要素となる。

本研究では、低コスト化が可能で、量産化にも最も適していると考えられる有機金属化学気相成長 (MOCVD) 法による超電導層形成の技術確立を第一の目的として実施した。さらに、超電導層の性能を左右する金属基材の作製技術に関して、従来の配向ニッケル-タングステン (NiW) 合金基材で問題となる、コスト、磁化損失、機械強度の問題を改善することを目的に、銅を用いた新しい配向金属基材を提案し、高配向化、高強度化、耐プロセス性確立のた

めの実験・検討を行った。本論文は、これらの成果をまとめたものであり、以下の点で評価できる。

(1) 従来の 8 倍の気化性能を有する原料気化システムと多段 CVD リアクタを開発し、原理検証として 3 段リアクタを用いた成膜実験により、多段 CVD 技術により YBCO 膜の多段積層合成が可能であることを世界で初めて実証した。

(2) システムをスケールアップすることにより、さらなる高速成膜、高品質化、ならびに長尺化の検討を進めた。高速成膜技術に関して、RE 系超電導線材製造の実用化時の目安となる作製速度 50 m/h において、従来の成膜時 (作製速度 5 m/h 程度) と同等以上の結晶性と超電導特性を有する超電導膜を実現した。長尺化の検討では、長時間連続原料気化法の確立により、20 時間の連続安定気化が可能となる気化器を開発した。また、線材の実用性能を決定づける臨界電流 ( $I_c$ ) の制限因子を、複数の評価手法を複合する事によって明らかとし、下地層の平滑化が重要であることを見出した。その結果を基に、プロセスの改善策として基板の研磨工程を導入し、高  $I_c$  化が図れることを明らかとした。さらに、これらの検討結果を長尺線材作製にフィードバックすることで、200m-200A 級超電導線材を得ることに成功した。

(3) 線材製造技術の基盤となる金属基材の作製技術に関して、銅を用いた新しい配向基材を提案し、面内配向度  $5^\circ$ 前後と、従来の NiW 基材を凌駕する優れた配向性を実現した。さらに、銅の酸化剥離の問題に関して、めっきによる Ni 層の形成を検討し、銅結晶組織に対し良好なエピタキシャル成長を実現すると共に、その配向度を向上させる効果を持たせることにも成功した。高強度化に関して、表面活性化接合法を検討し、配向度を劣化させることなく、ステンレス基板等の強度メンバーと貼り合わせる技術を確認した。また、これらクラッド材の磁性の評価を行い、磁性が十分低いことを確認すると共に、機械強度の評価を実施し、貼り合わせ母材の有する強度を付与できることを検証した。さらに、本基材を用いて YBCO 超電導層を成膜し、良好な超電導特性が得られることを示した。これらの結果より、新型銅配向基材は、RE 系超電導線材用基材として非常に高いポテンシャルを有しており、低コスト基材として十分適用可能であることを実証した。

以上要するに、本論文は MOCVD 法を用いた希土類系高温超電導線材の高速安定成膜法を提案し、長尺高性能線材を実現すると共に、線材の実用性能を向上させる新しい金属基材構造を提案し、その適用可能性を実証したものであり、電気電子システム工学に寄与するところが大きい。よって、本論文は博士 (工学) の学位論文に値するものと認める。

氏 名 坂 本 泰 明  
 学位記番号 シ情 博甲第 434 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 リニアモータ技術を応用した鉄道車  
 両用レールブレーキに関する研究

## 論文調査委員

(主 査) 九州大学 准教授 藤 井 信 男  
 (副 査) " 教授 末 廣 純 也  
 " " " 庄 山 正 仁

## 論文内容の要旨

鉄道車両における制動技術の抜本的な性能向上のためには、車輪とレールに依らない非粘着動作を特長とする渦電流レールブレーキが望まれる。その従来型の直流励磁型レールブレーキにおける問題点を改善するために「リニアモータ型レールブレーキ」を考案している。新たな機能として、励磁電源を用いずに制動動作を行うと共に、発電電力と電機子銅損を平衡させる「零出力発電制動」によって電機子巻線を制動抵抗器として兼用している。効果として、従来型の問題点であったレール発熱が低減されると共に、励磁システムの最小化、信頼性向上を図ることができる。基本構成及び動作原理はレールを二次導体とするリニア誘導モータ (LIM) の発電制動を利用するものであるが、このように制動動作に特化したレール対向型の LIM に関する報告事例は見当たらない。当該装置の開発に際しては、制動性能のみならず電気的特性や電機子の設計手法、励磁システムの制御方法など多岐に亘る検討を要する。本論文はこれら一連の検討要目について、解析的検討と実験的検証の両面から調査を行い、その結果をまとめたものである。全 9 章により構成され、その概要は以下の通りである。

第 1 章は序論であり、研究の背景と目的を述べている。鉄道車両における制動技術の現状についてまとめると共に非粘着ブレーキの必要性を論じている。代表的な非粘着ブレーキである渦電流レールブレーキについて説明し、これにリニアモータ技術及びその関連技術を応用することによって、従来型における問題点を改善することを提案している。

第 2 章では、リニアモータ型レールブレーキの概要を説明している。電機子の基本構成並びに基本仕様、主回路系に依存しない自己励磁型の励磁システムとその基本動作を述べている。ここで、「零出力発電制動」と呼ぶ制御方法を考案し、電機子巻線を制動抵抗器として兼用する方式を提示している。

第 3 章では、研究に用いた電磁界解析について記述している。研究がリニアモータ型レールブレーキの開発において初期段階にあることから、解析検討には各種特性と設計パラメータの関係を容易に把握できる理論解析が有用であることを説明している。その手法として空間高調波解

析法を利用し、リニアモータ型レールブレーキの解析に適用する方法を提案している。

第 4 章では縁効果について調査している。鉄塊レールは幾何的に幅狭な構造にもかかわらず、その側面に電磁的に等価な大きなオーバーハングが存在する縁をもつことを明らかにしている。その縁効果によって低い滑り周波数における制動力が減少し、磁気吸引力は滑り周波数のほぼ全域で増加していることを解明している。また、「レールの側面は平板状二次導体の幅方向オーバーハングと等価である」という新しい観点で旧知の縁効果補正係数を用いることで、簡易な二次元理論解析でも特性を把握するのに有用な精度が得られることを示している。

第 5 章では、鉄塊回転子の回転型基礎試験装置により、提案した電磁界解析の計算精度及び妥当性を確認している。本解析でリニアモータ型レールブレーキの滑り特性などの基礎特性を調べている。また、概念モデルを用いて実機の性能を概算している。その特徴的な滑り特性を活かして、大きな滑り周波数を動作点とする零出力発電制動の運転制御法を提案している。また、この発電制動によりレールの発熱を低減させている。

第 6 章では、リニアモータ型レールブレーキ電機子の設計手法を検討している。零出力発電制動に対応させた装荷設計の手順を確立し、それによって得られる具体的な基本設計値を提示している。また、リニアモータ型レールブレーキに適用する環状巻電機子について、拘束試験による予備的な調査を行っている。

第 7 章では、実規模リニアモータ型レールブレーキを試作し、速度 0~300 km/h での軌条輪試験を行うことによって、ほぼ設計通りの性能が得られることを実証している。従来の直流励磁型レールブレーキと比較し、制動力は概ね同等であり、さらに自己励磁機能やレール発熱低減効果を有するものと評している。

第 8 章では、零出力発電制動を用いた励磁システムの具体的な運転制御法について検討し、シミュレーション及び軌条輪試験機を用いた実験を行っている。速度情報を用いない簡易な方法でインバータの起動及び発電電力制御、制動力制御が想定通りに行えることを確認している。また、走行車両を模擬した慣性質量の制動試験を行い、零出力発電制動によって速度 300 km/h から 50 km/h までの減速を実証している。

第 9 章は結論であり、論文全体を総括すると共に、リニアモータ型レールブレーキの実用化の展望について述べている。

## 論文調査の要旨

鉄道車両において制動技術に関する取り組みは安全に直結する分野であることから、高速化に伴う信頼性向上のためにその重要性は益々高まっている。現在用いられてい



る主電動機による発電制動や機械ブレーキの他、抜本的な制動向上のために車輪とレールの摩擦に依らない非粘着動作を特長とする渦電流レールブレーキが望まれている。本方式についてわが国では 1969 年から 1990 年代にかけて検討された例があるが、レールの発熱や停電時における運転電力の確保等の問題で実用化に至っていない。一方、レールの温度上昇制限が緩いドイツにおいては直流型レールブレーキが実用化されている例があるが、停電時に使用できない問題があり、これらを解決する新しい方式の提案が求められている。

本論文は従来型における問題点を改善するために新たな機能を有するリニアモータ型レールブレーキを提案したものであり、以下の諸点で評価できる。

(1) レールを二次導体とするリニアモータの発電制動を利用して、パンタグラフ等を介して電力供給される主回路系から独立した自己電源システムを形成すると共に、運転用インバータ容量を最小にするために、発電電力と電機子銅損を平衡させる「零出力発電制動」を考案している。これにより、他のブレーキとは電源を含めて完全に独立したブレーキシステムを提供できる。また、電機子巻線を制動抵抗器として兼用することによって、制動によって発電された電力の消費をレール内と電機子内で分担させ、レール発熱を低減させている。

(2) その解析的検討にあたっては縁効果の把握が重要であり、初期検討段階で有効な理論解析として次の方法を提案している。まず解析モデルにおいて、鉄塊レールは幾何的に幅狭な構造にもかかわらず、その側面に電磁的に等価な大きなオーバーハングが存在する縁をもつ二次側として取り扱えることを明らかにしている。次にこの等価オーバーハングを二次元空間高調波解析法での縁効果補正係数に適用する方法を提案している。提案した電磁界解析法の計算精度及び妥当性については、鉄塊回転子の回転型基礎試験装置により確認している。

概念モデルで解析的検討を行った結果、定電流運転の場合、30Hz 以下の周波数においては速度に関係なく制動力はほぼ一定で、発電電力は周波数のみに関係することを明らかにし、この知見を運転制御法に活用している。

(3) リニアモータ型レールブレーキ電機子の設計手法について検討し、零出力発電制動に対応させた装荷設計の手順を確立して具体的な基本設計値を提示している。また、実規模リニアモータ型レールブレーキを試作し、速度 0 ~ 300 km/h での軌条輪試験を行うことによって、ほぼ設計通りの性能が得られることを実証している。従来の直流型レールブレーキと比較し、制動力は概ね同等であり、さらに自己発電電源による電流供給機能や最大約 50% のレール発熱低減効果を有することを確認している。

(4) 零出力発電制動を用いた運転システムの具体的な制御法について検討し、シミュレーション及び軌条輪試験

機を用いた実験を行っている。速度情報を用いずに、電流の大きさで制動力を、周波数で発電電力を制御する簡易な方法でインバータの起動及び運転制御が想定通りに行えることを確認している。また、走行車両を模擬した慣性質量の制動試験を行い、零出力発電制動によって速度 300 km/h から 50 km/h までの減速を実証している。

以上要するに、鉄道でのレールを利用する渦電流ブレーキにおいて、これまでの課題を解決するために、レール発熱の低減効果と自己電源確立機能をもつリニアモータ型レールブレーキを提案し、その機能と性能について詳細な検討を行い、さらに実証試験を行って実用化の見通しを得ており、電気電子システム工学に寄与するところが大きい。よって、本論文は博士（工学）の学位論文に値するものと認める。

氏 名 氷 見 啓 明  
 学 位 記 番 号 シ 情 博 甲 第 435 号 (工 学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 車載用複合化パワー IC の高性能化に関する研究

論文調査委員

(主 査) 九州大学 教 授 浅 野 種 正  
 (副 査) " " 白 谷 正 治  
 " " " 庄 山 正 仁

## 論文内容の要旨

自動車の電子制御は、1970 年代におけるマイクロコンピュータの搭載以降、長足の進化を遂げた。電子制御の中核をなすのが ECU (Electronic Control Unit) である。複合化パワー IC は、ECU を構成するためにマイクロコンピュータ周辺に配置される A/D 変換回路、入出力制御回路、パワー素子などからなる素子群を一体化した IC であり、ECU を小型・高機能・高信頼・低コスト化し得ることから、自動車の電子制御の進展を牽引するものである。複合化パワー IC とその高機能化へのニーズは、1990 年代から高まり、今日では自動車直面する環境・安全対応への社会的要請から、益々高まっている。

車載用として望ましい複合化の機能は、小型・高集積性、耐熱性に加え、パワー素子集積とその電流能力向上、ESD (Electrostatic Discharge) サージ耐性、高耐圧素子の集積、素子間の電氣的・熱的干渉に対する耐干渉性の観点から捉えることが相応しい。これらの望ましい姿に対する研究開始時点のレベルは、電流能力 1A (望ましいレベルの 1/30)、ESD サージ耐性 2kV/mm<sup>2</sup> (略 1/10)、高耐圧素子 60V (1/20)、耐素子間干渉抑制指標 1 (1/100) であった。これらの乖離を埋め、理想の姿に近づけることが課題



であった。

本研究は、車載用として望ましい複合化パワー IC の実現に向けて、電流能力、ESD 耐性、高耐圧素子集積、耐素子間干渉性の性能を向上させることを目的とし、半導体基板製造技術の開発、複合化の要素技術の確立とそれらを基にした複合化パワー IC の実用化を行ったものである。

得られた成果は、以下の 3 点に集約できる。

1. 基板製造技術において、自然酸化膜を介さないシリコン直接接合技術を提案し、界面で電気抵抗の増加がなく、ポイド・酸化物層のない接合を実現し、縦型パワー素子の集積を可能とした。この接合技術を用いて素子間分離構造を実現するための空洞埋め込み酸化技術を提案し、複合化パワー IC として理想的な基板構造と言える部分 SOI 構造を実現し、プロトタイプ IC を試作実証した。更に、多結晶シリコン層を中間層とする接合技術を提案、多結晶シリコン表面にイオン注入でアモルファス層を形成することで良好な接合を実現し、熱負荷軽減と工程簡素化の見通しを得た。

2. 搭載素子の性能向上の為、LDMOS(Laterally Diffused MOSFET)の ESD 耐量向上技術として、サステイン特性の傾きを正にするデバイス構造設計指針を導き、車載目標  $15\text{kV}/\text{mm}^2$  以上を達成した。高耐圧化技術としては、耐圧 250V 用に、埋め込み酸化膜の上部に I 型低濃度層を挿入する独自の I 型 SOI 電界緩和構造を提案し、目標耐圧とサイズ削減効果を試作実証した。耐圧 1200V 用に、SOI とトレンチで完全絶縁分離した複数の低耐圧 Tr を直列接続して所期の高耐圧を得る新規なタンデム構造を提案し、高電圧レベルシフト素子を試作評価して実現可能性を示した。また、素子の小型化と工程コスト削減に資する応力緩和熱処理を追加する新プロセスを提案し、試作評価で有効性を検証した。

3. 複合化パワー IC 実用化のポイントである電氣的干渉の課題とその対策、熱的干渉の課題とその対策を検討し、基板電位変動に対する埋め込みシールド層の有効性、パワー一部発熱に対する部分 SOI 構造の優位性を明らかにした。以上の研究の成果を利用して、ECU の更なる小型・低コスト化、高機能化を可能とする第 4 世代複合化パワー IC を実用化した。

## 論文調査の要旨

複合化パワー IC は、自動車の電子制御の中核をなす ECU (Electronic Control Unit) を構成するために、マイクロコンピュータ周辺に配置される A/D 変換回路、入出力制御回路、パワー素子などからなる素子群を集積化した IC である。複合化パワー IC は、ECU を小型・高機能・高信頼・低コスト化するために不可欠であり、1990 年以降の自動車の電子制御の急速な普及を牽引してきた。最近では自動車直面する環境・安全に関わる社会的要請から、

その高性能化に対する要求がますます高まっている。

本論文は、車載用として望ましい性能をもつ複合化パワー IC の実現に向けて行った半導体基板製造技術、複合化要素技術、集積回路製造技術に関する研究をまとめたものである。

第 1 章では、車載用として望ましい複合化パワー IC の機能について論じ、その性能評価指標と本研究の目標を設定している。第 2 章では、複合化パワー IC の素子集積に適した基板構造として部分 SOI(Silicon on Insulator)構造について論じ、それを実現するために開発したシリコンウェーハの接合技術について論じている。第 3 章では、本研究で開発したシリコン基板構造を利用した素子性能の向上法と複合化パワー IC の製造プロセス要素技術について論じ、第 4 章では集積化技術と複合化パワー IC の性能検証に関する研究結果を述べている。第 5 章で本研究を総括している。

得られた成果は、以下の点で評価できる。

1. 接合界面で自然酸化膜を介さずにシリコンウェーハどうしを直接接合する技術を開発し、界面での電気抵抗の増加がなく、長期信頼性の妨げとなる空孔などもない接合ウェーハを実現した。この接合技術を有効に利用するための回路素子間の分離技術として空洞埋め込み酸化技術を提案し、複合化パワー IC として理想的な基板構造と言える部分 SOI 構造を実現した。

2. 搭載されるパワー素子である LDMOS(Laterally Diffused MOSFET)の ESD(Electrostatic Discharge)耐性を向上させるために、出力特性に負性抵抗が発生しないデバイス構造を提案し、その設計指針を導いた。それを用いて、車載に要求される目標仕様を満たす ESD 耐量を達成した。また、開発した基板構造に埋め込み形成される酸化膜の上部に低不純物濃度層を挿入した独自の電界緩和構造を提案し、素子の小型化と目標耐圧 200V を達成した。また、複数のトランジスタを直列接続する新規なタンデム型構造を提案し、1200V 水準のレベルシフト素子を実現した。

3. 複合化パワー IC として集積化した場合の素子間の電氣的干渉、熱的干渉について研究し、電氣的干渉についてはシリコン基板電位変動を抑制するための埋め込みシールド層の導入、熱的干渉については本研究で開発した基板製造技術を用いて実現できる部分 SOI 構造が有効であることを示した。

以上の研究の成果を利用して、第 4 世代と称される複合化パワー IC を実用化した。

以上要するに本論文は、接合界面における電気抵抗の増加のないシリコンウェーハどうしの接合技術を開発して集積回路基板製造技術へ発展させ、それを利用してパワー素子の高性能化と高信頼性化を実現し、小型で高機能な複合化パワー IC を創出したものであり、電子デバイス工学

上の価値ある業績である。よって、博士(工学)の学位論文に値するものと認める。

氏 名 Yves Oliver Corrodi  
 学位記番号 シ情 博甲第 436 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 Controlled Switching of Unloaded  
 Transformer Systems  
 (無負荷変圧器の開閉極位相制御方式に関する研究)

論文調査委員

(主 査) 九州大学 教授 合 田 忠 弘  
 (副 査) " " 末 廣 純 也  
 " " " 村 田 純 一

### 論文内容の要旨

電力系統で変圧器が使用される場合、変圧器はまず無負荷状態で電力系統に接続されるが、この変圧器の無負荷投入時に投入位相によっては変圧器鉄心の磁気飽和現象に起因した励磁突入電流が流れる。この励磁突入電流は、通常の負荷電流に比べて大きいために瞬時電圧低下現象の発生や機器の絶縁劣化の原因となる。また、高調波成分を含むために保護リレーの誤動作の原因となり、電力系統の電力品質維持や安定運転の阻害要因となる。従来は変圧器を抵抗投入することで励磁突入電流を抑制する方式が採用されていたが、この方式では大容量の抵抗器や遮断器が別途必要となり、機器構成が大型化し設備費用が増加する欠点があった。このため、最近では投入位相を制御して励磁突入電流を抑制する位相制御投入方式が提案・実用化され、高電圧・大容量変圧器用に使用される単相形遮断器に採用されだしている。しかし、実際の電力系統では中小容量の変圧器用として使用されている三相形遮断器が多数使用されているために、電力系統の品質と安定運用を維持するためには、三相形遮断器に適用できる位相制御投入方式の開発が喫緊の課題であった。

位相制御投入方式の実施にあたっては、三相形遮断器に適用できる変圧器の残留磁束推定、遮断器投入時の磁束の推定および両者を基にした投入制御アルゴリズムの策定が必要である。本論文では、変圧器の巻線と鉄心の周波数特性を考慮したフィルターで高調波分を除去しその積分による残留磁束を推定する方式の発案、定常時および励磁突入時の電流と電圧から変圧器の回路定数を決定する方式確立とこれにより遮断器投入直後の過渡領域も含めた磁束挙動の推定および予測磁束の推定方式の発案、さらには三相変圧器の結線構成を基にした最適投入位相の決定アルゴリズムを発案することで三相形遮断器の位相制御投入方式を実現し、各種の試作、検証・検討を通じてその

有効性を確認したので、以下にその概要を報告する。

本論文は 8 章で構成されており、第 1 章は緒言、第 2 章は無負荷変圧器の開閉時の現象と位相制御開閉の基本技術の説明、第 3 章から第 7 章が本論で、第 8 章は結言である。

第 3 章では、無負荷変圧器投入時の励磁突入電流を抑制しうる最適投入位相の決定法を検討する上でベースとなる三相変圧器の等価回路モデルと変圧器鉄心の磁気飽和特性カーブを得る手法を確立したことを説明している。電力系統で運用されている三相変圧器は電圧階級によらず、ほぼ全てデルタ結線を有するが、デルタ結線が存在すると、第 3 次高調波成分がデルタ結線内を還流して外部に流出しないため、実際の系統で運用されている三相変圧器のヒステリシスカーブを求める事は困難とされてきた。本論文では、三相変圧器の各相を流れる励磁電流中の第 3 次高調波成分は同位相である事、及び変圧器鉄心の材料特性から基本波成分に対する比率がほぼ一定である事を明らかにし、定常時および励磁突入時の電流と電圧から三相変圧器の回路定数を決定する方式を提案した。さらに励磁突入電流の周波数解析から第 3 次高調波成分の振幅と位相の計算手法を提案する事で、ヒステリシスカーブの再現を可能とした。これにより変圧器鉄心の磁束挙動と励磁突入電流の推定を可能としたことを説明している。

第 4 章では、まず各種の三相変圧器を用いた開閉実験から磁束の定常状態および過渡状態の挙動を分析し、その結果から残留磁束の大きさとその極性は、遮断時の電圧位相角と遮断器の遮断能力で決まる電流裁断特性で一義的に決まることを見出し、この結果をもとに、ニューラルネットワークを適用した残留磁束計算方式を提案した。この適用により、実際の系統から得られる数ケースの変圧器の無負荷遮断時の電圧データからあらゆる遮断位相における残留磁束パターンの推定を可能とした。また、高電圧用の遮断器には遮断性能の向上と電圧分担率の改善のために端子間にコンデンサーが挿入されているが、これが磁束の脈動および高調波発生の原因となっている。本章では磁束の脈動の中心で投入することによって励磁突入電流を低減しうることを明らかにした。また、三相変圧器励磁回路の共振周波数以上の高周波成分は残留磁束に影響しないことを明らかにした上で、三相変圧器の巻線と鉄心の周波数特性を考慮したフィルターで高調波分を除去し、その積分により残留磁束を推定する方式を提案したことを説明している。

第 5 章では、第 3、4 章の研究成果をもとに、高電圧系統に主に適用される単相操作方式の三相形遮断器に対応した最適投入位相の決定法について検討し、従来の遅延投入制御(ある一相を投入した後に、残り二相を同時投入する投入制御方式)に比べて、さらに励磁突入電流を抑制しうる制御アルゴリズム(第 1 相の投入後、第 2 相、及び第

3相の投入タイミングを残留磁束と予測磁束から決めて、三相の遮断器を個別に投入する制御方式)を提案し、シミュレーションでその効果を検証したことを説明している。

第6章では、特別高圧系統あるいは配電系統などの比較的電圧の低い系統に適用される三相同時操作方式の三相形遮断器(3GO遮断器)に対応した最適投入位相の制御アルゴリズムについて検討し、3GO遮断器の場合には、三相分の残留磁束と定常磁束の差分の総和が最小となる位相角で投入することによって励磁投入電流を最小に出来ることを明らかにし、シミュレーションでその効果を検証したことを説明している。

第7章では、無負荷変圧器の位相制御開閉の実適用における課題として、遮断器の特性(遮断器の絶縁回復特性及び開閉極時間の変動)を考慮した制御アルゴリズムに加えて、更に、変圧器電圧の測定器が無い場合でも残留磁束を予測する手法を提案し、その方法を説明している。特に、特別高圧系統あるいは配電系統などの比較的電圧の低い系統に適用される3GO遮断器の場合には、大部分のケースで変圧器電圧が測定されていないために、この方式の提案・実用化で位相制御投入方式の適用範囲が格段に増加することになる。

以上、本論文では、電力系統を高品質かつ安定的に運用するために重要な要素となる変圧器の無負荷投入時の励磁突入電流の抑制に関して、三相遮断で三相同時投入方式または三相遮断で単相投入方式の両方の三相形遮断器に適用できる位相制御投入方式の確立に取り組み、『新たな変圧器の残留磁束推定方式、遮断器投入時の磁束の推定方式および両者を基にした投入制御アルゴリズムの策定』を提案し、実機試験で提案方式の有効性を確認したので、その概要を報告している。実際の電力系統では、三相形遮断器の適用は実用遮断機の約95%を占めるために、本論文の提案方式は電力系統を高品質かつ安定的に運用することに大きく寄与することが予測され、今後の遮断器の主流になると思われる。

## 論文調査の要旨

電力系統へ無負荷の変圧器を接続する際に、投入位相によっては変圧器鉄心の磁気飽和現象に起因した励磁突入電流が流れる。この励磁突入電流は、負荷電流に比べて大きく瞬時電圧低下現象の発生や機器の絶縁劣化の原因となる。また、高調波成分を含むために保護リレー誤動作の原因となり、電力系統の電力品質維持や安定運転の阻害要因となる。この対策として1990年代後半より、投入位相を制御して励磁突入電流を抑制する遮断器の位相制御投入方式が提案・実用化され、高電圧・大容量変圧器用の単相形遮断器に採用され始めている。しかし、高電圧・大容量変圧器は全設置台数の5%程度で、電力系統の品質と安定運用を維持するには、残りの95%を占める中小容量の

変圧器用に使用されている三相形遮断器に適用できる位相制御投入方式の開発が課題であった。

本論文は、変圧器無負荷投入時の過渡領域も含めた磁束挙動の推定および予測磁束の推定方式の提案、変圧器解列時の残留磁束を推定する方式の提案、さらには三相変圧器の結線構成を基にした最適投入位相の決定アルゴリズムを提案することで、既設の三相形遮断器にも適用出来る位相制御投入方式を可能とした開発成果を纏めたものである。

本論文では、まず三相変圧器の励磁突入電流中の各相の第3次高調波は、その位相は同相であり、その振幅は基本波成分に対して比率がほぼ一定である事を明らかにし、定常時および励磁突入時の電流と電圧から三相変圧器の回路定数を決定する方法を提案している。さらに励磁突入電流の周波数解析から第3次高調波の振幅と位相の計算手法を提案する事でヒステリシスカーブの再現を可能としたことを報告している。これにより、三相変圧器がデルタ結線を保有する場合、第3次高調波がデルタ結線内を還流して外部に流出しないために、既設の三相変圧器鉄心のヒステリシスカーブを求める事は困難とされてきた問題を解決して、遮断器投入直後の過渡領域も含めた予測磁束の推定が可能なことを明らかにしている。

次に、各種の三相変圧器の残留磁束の大きさとその極性は、遮断時の電圧位相角と遮断器の遮断能力で決まる電流裁断特性で一義的に決まることを見出し、この結果をもとに、ニューラルネットワークを適用した残留磁束計算方式を提案した。この適用により、実際の系統から得られる数ケースの変圧器の無負荷遮断時の電圧データからあらゆる遮断位相における残留磁束パターンの推定が可能なことを明らかにしている。

以上の議論をもとに、まず電圧の高い系統に適用される単相操作方式の三相形遮断器に対応した位相制御投入方式としては、残留磁束と予測磁束が一致するタイミングで各相の遮断器を個別に投入する制御方式、また電圧の低い系統に適用される三相同時操作方式の三相形遮断器の位相制御投入方式としては三相分の残留磁束と予測磁束の差分の総和が最小となる位相角で三相同時に投入する制御方式を提案し、これより励磁投入電流を最小に出来ることを明らかにしている。

最後に、変圧器の電圧測定器が無い場合の対策として変圧器の遮断位相と投入位相を合わせることで励磁突入電流を抑制する手法を提案している。電圧の低い系統に適用される三相形遮断器は、大部分のケースで変圧器電圧が測定されていないために、この方式の実用化で位相制御投入方式の適用範囲が格段に増加することになる。

提案方式の有効性は、シミュレーションだけでなく、電圧400kVで定格容量250MVAの実用変圧器で単相操作方式の三相形遮断器に適用した場合に、位相制御投入

を適用しない時の励磁突入電流 2000A が位相制御投入適用により 100A に低減できたことで確認されている。なお、この実測波形はシミュレーションにて再現できることを確認した。

以上要するに、本論文では、実運用されている遮断器の 95% 以上を占める三相形遮断器に適用できる位相制御投入方式として発案した、変圧器の残留磁束推定方式、遮断器投入時の磁束の推定方式および両者に加えて変圧器の巻線構造と遮断器の構造を基にした投入制御アルゴリズムと、実機試験で提案方式の有効性を確認した成果を報告している。本発案方式は今後の遮断器の主流になると思われる、電気電子工学に寄与するところが大きい。よって、本論文は博士（工学）の学位論文に値するものと認める。

氏 名 武 田 秀 雄  
 学位記番号 シ情 博乙第 101 号 (工学)  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 直流送電システムの高性能化に向けたパワーエレクトロニクス機器とその制御に関する研究

#### 論文調査委員

(主 査) 九州大学 教授 庄 山 正 仁  
 (副 査) " " 和 田 清  
 " " " 末 廣 純 也

### 論文内容の要旨

複数の交流システムを連系する直流送電システムには①安定度や充電電流の問題がないので長距離大電力送電や海底ケーブル送電では交流送電に比べて有利なため、基幹送電、電力系統連系に適している。②電力潮流の大きさと方向を自律的に高速制御可能であるため、交流システムの安定度向上に貢献できる、という特長があり、現在も世界中で巨大な送電プロジェクトや連系計画が進行している。従来、上記①に関しては装置の信頼度の向上が、②に関しては潮流制御方法の高性能化とシステム停止の極小化がそれぞれ求められている。

本論文では、これらの直流送電、直流電源システムの心臓部であるパワーエレクトロニクスについて、高性能化の視点を持ちながら、機器の耐震性能、連系する交流システムの安定度を考慮しつつシステムをフルに活用するために多変数制御方式で運転する方法、高性能保護装置、光電流検出、電力貯蔵システムそして次世代素子 SiC を用いたインバータの研究について述べている。本論文の成果は電力の安定供給に直接的に貢献するものであり、現在、その多くは既に実用化されて実社会で活躍している。

本論文は、次の 9 章から成る。

第 1 章と第 2 章では本論文の位置付けと直流送電シ

テムについてその技術的な特長を詳述し、これ以降の章における「直流送電、直流電源システムの高性能化」の技術背景について述べた。

第 3 章では、パワーエレクトロニクス技術の根幹をなす他励式の交流-直流変換器(サイリスタバルブ)について、特に耐震性の向上について論じた。免震ゴムを適用した耐震構造により高さ 12m に達するサイリスタバルブが日本の厳しい耐震基準を十分に満足することを明らかにした。

第 4 章では直流送電で連系される交流システムの周波数制御を、直流送電の高速潮流制御能力を活かして行う場合に、現代制御理論を応用した多変数制御方式を適用し、検出可能な周波数だけでなく、交流システム内の発電機のガバナ出力を推定しつつ制御するオブザーバ方式を用いると周波数安定制御性能が飛躍的に向上することを明らかにした。直流送電の制御に多変数制御方式を適用したのは世界的にもあまり例がなく、北海道-本州直流連系(600MW)で初めて実用化され、その後紀伊水道直流連系(1400MW)でも使われている。

第 5 章では長大な海底ケーブル区間を含む直流送電線保護用に、海底ケーブルの充電電流を補償するアルゴリズムを持つ電流差動保護方式を適用すると、故障検出時間と直流送電のシステム停止時間の短縮が可能になり、連系している交流システムの安定度維持に大きく貢献することを明らかにした。

第 6 章では、直流送電システムを適切に制御するための直流電流検出器(DCCT)の高性能化の観点から光ジャイロの原理を用いた直流光 CT を開発し、精度 1%、応答速度 700Hz を達成した。この性能は十分直流送電に適用出来ることをフィールド試験も実施して明らかにした。

第 7 章では将来の直流電源システムの中心に位置すると思われる二つの技術について論じた。一つは、自己消弧形素子を用いた自励式変換器に関する研究である。新しい IEGT という素子を用いた自励式変換器を開発し、変換器の大容量化に不可欠な素子の多直列、多並列技術を完成した。もう一つは、次世代素子である SiC 素子を応用したインバータ開発である。SiC ダイオードと IGBT を組合せた太陽電池向け 3kW ハイブリッドインバータを試作し、従来の同等品より 30% の損失低減と 14% のコンパクト化に成功した。この成果は今後の SiC 応用製品の先鞭となるものである。

第 8 章では、新しい直流電源システムと考えられる NAS 電池を用いた電力貯蔵システムを開発し、負荷平準化と瞬時電圧低下補償に大きな能力を持つことを明らかにした。また、これらの性能は当該電源につながる負荷に依存することを定量的に示し、実地に適用する際のガイドとすることが出来た。この電力貯蔵システムに代表される新しい直流電源システムは、スマートグリッドにおける基

本技術も提供している。

第 9 章は結論であり、本件で得られた成果をまとめた。

### 論文調査の要旨

直流送電システムは、従来の交流送電システムと比べ、不安定性や充電電流の問題が少ないので長距離大電力送電や海底ケーブル送電に有利であり、電力潮流の大きさと方向を自律的に高速制御可能である。近年のパワーエレクトロニクス技術の進展により、大規模な直流送電システムの実現が可能になりつつあるが、実際には既存の交流送電システムを全て置き換えるのは困難であるため、直流送電システムは基幹送電や複数の交流電力システムを連系する場合に用いられ、交流電力システムの安定度向上に貢献している。

本論文は、これらの直流送電システムの心臓部であるパワーエレクトロニクス機器について、高性能化を目指して開発し、実用化してきた諸技術、すなわち、多変数制御方式による電力系統制御、高性能保護装置、直流電流検出装置、次世代素子 SiC を用いた高性能インバータに関する成果をまとめたものであり、次の諸点で評価できる。

(1) 直流送電で連系される交流システムの周波数制御を行う場合において、現代制御理論を応用した多変数制御方式を適用し、検出可能な周波数だけでなく、交流システム内の発電機のガバナ出力を推定しつつ制御するオブザーバ方式を用いると、周波数安定性が飛躍的に向上することを明らかにしている。

(2) 長大な海底ケーブル区間を含む直流送電線保護用に、海底ケーブルの充電電流を補償するアルゴリズムを持つ電流差動保護方式を適用すると、故障検出時間と直流送電のシステム停止時間の短縮が可能になり、連系している交流システムの安定度維持に大きく貢献することを明らかにしている。

(3) 直流送電システムを適切に制御するための直流電流検出器を高性能化するため、光ジャイロの原理を用いた直流電流検出装置（直流光 CT）を開発し、精度 1%、応答速度 700Hz を達成している。また、この性能が直流送電システムの制御に十分適用できるものであることを、フィールド試験を実施して明らかにしている。

(4) IEGT (Injection Enhanced Gate Transistor) 素子を用いた新しい自励式変換器を開発し、変換器の大容量化に不可欠な素子の多直列、多並列技術を実現している。更に、次世代素子である SiC 素子を応用したインバータを開発し、SiC ダイオードと IGBT (Insulation Gate Bipolar Transistor) を組合せた太陽電池向け 3kW ハイブリッドインバータを試作し、従来と比較して 30%の損失低減と 14%のコンパクト化に成功している。

以上要するに、本論文は、複数の交流システムを連系する直流送電システムの心臓部であるパワーエレクトロニクス機器について、高性能化を目指して開発し、実用化してき

た諸技術に関する成果をまとめたもので、電気電子工学に寄与するところが大きい。よって、本論文は博士（工学）の学位論文に値するものと認める。

氏 名 上 松 武  
 学 位 記 番 号 シ情 博乙第 102 号（工学）  
 学位授与の日付 平成 23 年 3 月 24 日  
 学位論文題名 PFC コンバータの高効率化を目指した設計法に関する研究

### 論文調査委員

(主 査) 九州大学 教授 庄 山 正 仁  
 (副 査) " " 和 田 清  
 " " " 浅 野 種 正

### 論文内容の要旨

近年、半導体素子の進歩により、パワーエレクトロニクスを応用した家庭用、産業用電気機器が広く普及している。それに伴い、各種機器が発生する高調波電流による商用電力システムへの障害が問題となっている。その原因は、商用システムから供給される 50Hz あるいは 60Hz 交流電圧を直流電圧に変換する整流回路にある。整流回路は入力力率が低く、そのため、多量の高調波電流を発生させ、それが商用システムを通して、他の負荷に悪影響を与える。この問題を解決するために、JIS C61000-3-2 高調波電流規格が制定され、それを基に作成された高調波電流抑制対策ガイドラインを遵守することにより、電源が発生する高調波電流を抑制することになった。そのため、高調波電流を抑制でき、入力力率を 1 に近づけることができる PFC (Power Factor Correction) コンバータが注目を集めている。

この PFC コンバータの特長は、従来のパルス電流を発生する整流回路と異なり、スイッチング動作により、入力電流を正弦波状になるように制御し、入力力率を 1 に近づけることである。それを実現するためには、種々の技術課題が存在する。

まず、スイッチング動作を伴うため、従来の整流回路に比べ低効率になることである。

一般的に、低効率の電源は大型化する場合が多いが、PFC コンバータは入力力率を 1 に近づけることにより、入力皮相電力を小さく出来ることから、回路は比較的小型となる。効率を向上させるためには、損失解析をする必要があるが、スイッチング動作を行なうため、大変困難である。次に、PFC コンバータは、昇圧回路が原型となることから、非線形性の強い制御特性を持つことである。また、当然ではあるが、入力が交流電圧、出力が直流電圧となることも、この問題を複雑化させる要因である。最後に、これらの課題を解決しながら、PFC コンバータのどのように設計し、高効率化を達成するかである。

そこで、本論文では、PFC コンバータの設計において、重要な設計項目である回路定数の決定方法、損失解析、制御系設計に着目し、それらの抱える技術課題の解決方法等を検討するとともに、PFC コンバータの高効率化を達成する設計方法についてまとめたものである。本設計方法を用いることにより、制御性能を満足し、かつ、高効率となる回路定数を決定できる。また、設計の見直しもなくなり、設計時間の短縮が可能となる。

第 1 章では、従来の整流回路、高調波電流抑制対策ガイドライン、PFC コンバータの回路方式と制御方式を説明すると共にこれらの問題点を概説した。

第 2 章では、電源システムのバス電圧を低圧化することにより、電源システム全体を高効率とする PFC コンバータを提案するとともに、回路定数の決定方法について述べた。PFC コンバータの回路定数の決定で特に難しいのが、電流不連続モードで動作させる昇降圧形 PFC コンバータである。本章で議論する昇降圧形 PFC コンバータは新しく提案した回路であるが、その回路定数決定方法の考え方は共通である。まず、回路解析を行い、不連続モードでの動作条件、回路定数と出力電力の関係を調べる。その結果より、設計仕様を満足する設計方法を述べるとともに、試作回路を設計する。最後に以上の結果を実験により検証し、有効性を明らかにした。

第 3 章では、回路部品の決定、放熱設計に重要な損失の計算方法について述べた。この計算方法は、新しく提案した損失解析方法によって得られたものである。この損失解析方法は、従来無視されていた入力電流のリプル成分を考慮している。本手法の特長は、回路各部の電流・電圧を高周波スイッチングリプル成分と低周波成分に分け、損失の周波数依存性を考慮に入れて、解析を行なうことである。従来の方法では、スイッチングリプル電流を無視しているため、昇圧リアクタの鉄損などを求めることができない。しかし、本計算法を用いることにより、損失の見積りが十分な精度で行なうことができる。これにより、高効率にするために、どの部品の損失を減らすべきか明確にすることができる。そして、本方法の有効性は試作回路により検証し、その有効性を明らかにした。

第 4 章では、PFC コンバータの出力電圧制御系設計のモデルとして、大振幅モデルを提案し、制御系の設計方法を概説した。PFC コンバータは昇圧形コンバータを用いて実現する場合が一般的である。この昇圧形コンバータは非線形が強く、また、PFC コンバータが AC から DC の電力変換を行なうため、制御系の設計方法が明確ではない。そのため、最悪の場合、回路を再設計することになる。したがって、高効率を実現するためには、制御系を含め、回路定数を決める必要がある。そこで、本章では、PFC コンバータの電圧制御系の大振幅モデルを提案するとともに、その設計方法について述べた。そして、以上の結果を

実験により検証し、本設計法の有効性は、実験によって確認した。

第 5 章は、以上の研究を総括した結論である。

## 論文調査の要旨

商用交流電源を入力とし、一定の直流電圧を出力する電力変換装置の主回路として、スイッチング電源装置を応用し、入力電流に含まれる高調波成分を抑制した PFC (Power Factor Correction : 力率改善形) コンバータが一般に用いられている。近年、各種の電子機器に対して省エネルギーに向けた要求がますます強くなりつつあり、PFC コンバータにおける損失の低減、すなわち電力変換効率の向上が、より一層求められている。

本論文は、PFC コンバータの高効率化を目指した設計法に関する成果をまとめたものであり、次の諸点で評価できる。

(1) 負荷としてつながる電源システムのバス電圧を低電圧化することにより、損失の少ない低耐圧部品を使用できるようになり、電源システム全体を高効率化できる新しい昇降圧形 PFC コンバータ回路を提案し、その回路定数の決定方法について述べている。このコンバータ回路はインダクタ電流不連続モードで動作するため、インダクタ電流連続モードと比べて回路定数の決定が難しい。著者はまず、回路の動作解析を詳細に行い、インダクタ電流不連続モードでの動作条件、回路定数と出力電力の関係を調べ、その結果を用いて設計仕様を満足する設計法を述べている。さらに、この設計法を実験により検証し、その有効性を明らかにしている。実験では、交流入力電圧 100V、直流出力電圧 200V、出力電力 150W の動作条件において、約 90% の高効率と 0.98 の高力率を得ている。

(2) MOS-FET や整流ダイオードなどのスイッチ素子、およびインダクタやキャパシタなどの受動素子における損失を正確に解析することは、回路部品の定格決定や放熱設計に必要である。本論文で著者は、従来無視されていた入力電流のスイッチングリプル成分を考慮し、より精度の高い実効電流値にもとづいた新しい損失解析法を提案している。この解析法の特徴は、回路各部の電流と電圧を高周波スイッチングリプル成分と低周波スイッチングリプル成分に分け、各損失の周波数依存性を考慮に入れて、解析を行なっていることである。本解析法を用いることにより、損失の見積りを高い精度で行なうことが可能となり、PFC コンバータを高効率化するために、どの部品の損失を減らすべきかの指針の明確化が可能になる。本解析法を実験により検証し、その有効性を明らかにしている。

(3) PFC コンバータの出力電圧制御系の設計時に使用するモデルとして、大振幅モデルを提案し、制御系の詳細な設計方法について述べている。PFC コンバータは昇圧形や昇降圧形コンバータを用いて実現する場合が一般的であ

るが、これらのコンバータは非線形性が強く、また、入力電圧が商用周波数で変化する交流であるため、DC-DC コンバータと比べて制御系の設計が困難である。PFC コンバータで高効率を実現するためには制御系を含めて最適な回路定数を決める必要があるが、本論文で提案している、非線形要素を考慮した大振幅モデルを用いて設計すれば、それが可能になることを示している。

以上要するに、本論文は、PFC コンバータの高効率化を目指した設計法に関する諸技術、すなわち、新しい昇降圧形 PFC コンバータ回路の提案、スイッチングリップル成分を考慮した損失解析法の提案、PFC コンバータの大振幅モデルの提案を行い、それぞれの有効性を明らかにしたもので、電気電子工学に寄与するところが大きい。よって、本論文は博士（工学）の学位論文に値するものと認める。

-----