Mendeley出力
＜テクニカルレポート＞
製造後にタイミング補正可能なオンチップバスアーキテクチャ
| 作成者 | |
|---|---|
| 本文言語 | |
| 出版者 | |
| 発行日 | |
| 収録物名 | |
| 収録物名 | |
| 巻 | |
| 開始ページ | |
| 終了ページ | |
| 出版タイプ | |
| アクセス権 | |
| 関連DOI | |
| 関連URI | |
| 関連情報 | |
| 概要 | トランジスタの微細化が進むにつれて，配線に起因する遅延時間の影響が増大している．特にバス配線では複数の配線が長距離並走するため，配線間容量が大きく結果的に遅延時間が増大してしまう．また微細化が進むにつれて，製造時に生じるばらつきに起因する回路性能のばらつきが顕著になってきている．回路性能のばらつきによって，仕様どおりに動作しない回路が増加する．本稿では，バス遅延の増大や性能ばらつき等に対処すべく，...製造後にタイミング補正可能なオンチップバスアーキテクチャについて述べる．続きを見る |
本文ファイル
| ファイル | ファイルタイプ | サイズ | 閲覧回数 | 説明 |
|---|---|---|---|---|
masaki07_2
|
296 KB | 200 |
詳細
| レコードID | |
|---|---|
| 査読有無 | |
| 主題 | |
| ISSN | |
| NCID | |
| 注記 | |
| タイプ | |
| 登録日 | 2009.04.22 |
| 更新日 | 2020.11.17 |