| 作成者 |
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
現在多くのプロセッサ・チップには, 当然のようにキャッシュ・メモリが搭載されている.また, 更なるヒット率の向上を目的として, キャッシュ・サイズは年々増加傾向にある.そのため, キャッシュ・アクセスにおける消費エネルギーが増大し, ひいては, チップの全消費エネルギーに大きな影響を与えるようになってきた.特に, 命令キャッシュへのアクセスは毎クロック・サイクル発生するため, その低消費エネルギー...化が極めて重要となる.そこで本稿では, ダイレクト・マップ命令キャッシュの低消費エネルギー化を目的として, ヒストリ・ベース・タグ比較方式を提案する.プログラムの実行履歴に基づき, 必要に応じてタグ比較を行うことで, キャッシュ・アクセス当りの消費エネルギーを削減できる.複数ベンチマークを用いた実験の結果, 従来型タグ比較方式と比較して, 全ての浮動小数点プログラムで約90%以上, 2つの整数プログラムで約80%以上のタグ比較を削減できた.
Almost all microprocessor chips employ on-chip caches, because confining memory accesses in on-chip reduces the latency for memory accesses and the frequency of driving high capacitance I/O pads. The trend increases the cache capacity to confine more memory accesses in on-chip for achieving high performance and low power consumption. However, this trend also increases the energy consumed for cache accesses. In this paper, we propose a novel architecture for low-power direct-mapped instruction caches, called history-based tag-comparison cache. The cache attempts to reduce the count of tag comparison required for program execution, thereby saving the energy. Program-execution history recorded in a BTB(Branch Target Buffer)is used for the tag-comparison omittion. In our evaluation, it is observed that more than 90% and 80% of tag-comparison count are reduced for floating-point programs and some integer programs, respectively.続きを見る
|
Mendeley出力
