<テクニカルレポート>
イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
JaLC DOI
概要 本稿では,パイプライン回路を対象とした動作合成における,スループット制約下での回路の総面積最小化を目的としたパイプラインスケジューリング手法を提案する.既存手法の多くがリソース制約とイニシエーション・インターバルの制約下でパイプラインスケジューリングを行うのに対して,提案手法ではアロケーションとイニシエーション・インターバルの制約下でパイプラインスケジューリングを行う.そのため,リソース制約が原因...となって実行可能解が得られないという問題が発生しない.また,各演算を割り当て可能なクロックサイクルがリソース制約によって制限されないため,各種の演算器の面積とレジスタの面積を考慮し,回路の総面積が小さくなるようにパイプラインスケジューリングを行うことが可能である.実験の結果,提案手法は既存手法に対して回路の総面積を平均で約30%削減し,実行時間も実用の範囲内であった.
In this paper, a pipeline scheduling algorithm for minimizing total circuit area under throughput constraint is presented for behavioral synthesis targeted for pipelined circuit. While most previous works perform pipeline scheduling with constraints of initiation interval and resource, proposed method performs pipeline scheduling with constraints of allocation and initiation interval. Therefore, the cituation in which a feasible solution cannot be achieved because of resource constraint is not occured in proposed method. Additionally, pipeline scheduling for minimizing total circuit area can be performed with considering area of each type of functional unit and register because clock cycles to which each operation can be bound is not limited by resource constraint. Experimental results show that proposed method can reduce total circuit area by about 30% on an average compared to previous methods. Also, computation time of proposed method is well with in utility.
続きを見る

本文情報を非表示

kodama08_3 pdf 174 KB 196  

詳細

レコードID
査読有無
関連情報
主題
タイプ
登録日 2009.04.22
更新日 2017.12.04

この資料を見た人はこんな資料も見ています