<会議発表論文>
深さ最小かつLUTの信号遷移確率の総和極小なLUT型FPGA向けテクノロジ・マッピング

作成者
本文言語
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 深さ(最長パスの長さ)制約下で信号遷移確率の総和が小さいネットワークを生成するテクノロジ・マッピング問題はNP 困難なクラスと同等に難しいと考えられ,ヒューリスティックな手法で解かざるを得ない.本稿では,深さ最小な初期解からLUT を取り除く反復改善によって局所的な最適解を生成するアルゴリズムを考える.
The problem to generate a network comprised by L...UTs whose total swithcing activity is minimum for technology mapping for LUT-based FPGAs is as difficult as NP-hard class problem, and the problem to generate a network under depth-minimum constraint seems to be difficult. So we must take a heuristic approach to generate a solution for this problem. In this paper, we study the algorithm to generate a local optimum solution by eliminating redundant LUTs while the depth of the network is maintained.続きを見る

本文情報を非表示

taiga08_1 pdf 108 KB 62  

詳細

レコードID
査読有無
関連情報
主題
注記
タイプ
登録日 2009.04.22
更新日 2020.10.13

この資料を見た人はこんな資料も見ています