| 作成者 |
|
|
|
|
|
|
|
|
|
| 本文言語 |
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
本稿では，組込みシステムにおけるメモリシステムの消費エネルギー削減を目的として，一回あたりのアクセスエネルギーが不均一な二種類のキャッシュメモリを持つキャッシュアーキテクチャを提案する．提案アーキテクチャはアドレス空間を二種類の領域に分割する．一つの領域をMulti-Cache 領域といい，両方のキャッシュメモリを利用できる．もう一つの領域をSingle-Cache 領域といい，アクセスエネルギー...が大きいキャッシュメモリのみ利用できる．アクセス頻度が高いコード／データをMulti-Cache 領域に配置することでメモリシステムの消費エネルギーを削減する．例を用いた評価では実行サイクル数の悪化なく約35%のエネルギーを削減できた．
This paper proposes a cache architecture for energy efficient embedded systems. The cache architecture has two non-uniform cache memories, small cache and normal cache, in terms of the energy consumption per access. The cache architecture partitions address spaces into two regions. One is Multi-Cache region allowed to use the both of cache memories. The other is Single-Cache region allowed to use only normal cache memory which consumes larger energy per access. The energy of memory subsystems can be reduced through assigning frequently accessed code/data into Multi-Cache region. Evaluation using a simple example demonstrated that the proposed architecture reduced the energy consumption of memory subsystem approximately 35% with no performance overhead.続きを見る
|
Mendeley出力
seiichirou08_1