<テクニカルレポート>
待機ラインへの参照密度に基づく低リーク・キャッシュの動的制御

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
関連URI
概要 これまでに多くの低リーク・キャッシュが提案された.しかしながら,これらの手法は待機状態ラインのデータを破棄するため,ミス回数が増加し必然的に性能が低下する.そこで本稿では低リーク・キャッシュにおける性能低下抑制方式として,常活性ライン方式を提案する.具体的には,性能低下の原因となる待機状態ライン・アクセスの局所性を考慮し,アクセスが集中するラインは常活性ラインにする.これまでに提案されたCache... decay方式では,15.1%程度の性能低下をもたらす事で92.7%のリーク削減率を達成した.これに対し,本稿で提案する方式を適用すると,同程度のリーク削減率90.6%を維持しつつ,性能低下を5.0%に抑制することができた.
A number of techniques to reduce cache leakage energy have so far been proposed. However, in these techniques, flushing the data of a turning off line causes a new cache miss. And, the increase miss degrade processor performance. We have analyzed the detail of cache-access behavior, and have found that there is a locality of accesses to the turning-off lines. Based on this observation, we propose a cache management technique to alleviate the negative effect of low-leakage caches. In our approach, cache lines having high degree of increase-miss locality are forced to stay in the high-speed but high-leakage mode. In our evaluation, the proposed scheme worsens the performance by only 5.0% with the same degree of energy reduction of the Cache decay approach.
続きを見る

本文情報を非表示

komiya05_2 pdf 292 KB 37  

詳細

レコードID
査読有無
権利関係
関連情報
主題
ISSN
NCID
タイプ
登録日 2009.04.22
更新日 2015.11.06

この資料を見た人はこんな資料も見ています