<学術雑誌論文>
ばらつき耐性を持つカナリアFFを利用したデザインマージン削減による省電力化

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
関連URI
概要 半導体技術の微細化が進展するにつれて,従来行われてきた最悪ケースを想定したLSI 設計は困難になると予測されている.なぜなら,そのために必要とされる設計マージンが大きくなり,性能や消費電力に与える悪影響が甚大となるからである.設計者が最悪ケースに煩わされることなく,典型的ケースに注力可能な設計手法が求められている.そのような典型的ケース指向設計を実現するために,我々はカナリア方式を検討している.本...稿で我々は,カナリアFF がマイクロプロセッサの省電力化に有効であるかどうかを評価する.シミュレーションにより平均で約9%のエネルギー削減を確認している.
The deep submicron semiconductor technologies will make the worst-case design difficult, since they require huge design margins that have serious impact on performance and power consumption. Research directions should go to typical-case design methodologies, where designers are focusing on typical cases rather than worrying about very rare worst cases. We are investigating canary logic, which we proposed as a promising technique that enables the typical-case design. In this paper, we evaluate how canary FFs reduce power consumed by the total microprocessor and find the potential energy reduction of 9%.
続きを見る

本文情報を非表示

sato08_2_2 pdf 369 KB 209  

詳細

レコードID
査読有無
権利関係
関連情報
主題
ISSN
タイプ
登録日 2009.04.22
更新日 2020.10.13

この資料を見た人はこんな資料も見ています