<会議発表論文>
タイミング歩留まり改善を目的とする演算器カスケーディング

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
関連情報
概要 As semiconductor technologies are aggressively advanced, the problem of parameter variations is emerging. Parameter variations in transistors affect circuit delay, resulting in serious yield loss. We ...exploit the statistical characteristics in circuit delay, and are investigating ALU cascading for variation reduction. From the statistical timing analysis in circuit level and the performance evaluation in processor level, this paper tries to unveil how efficiently ALU cascading improves performance yield of processors. We find that innovations are required for managing parameter variations in microarchitecture level.
半導体製造プロセスの微細化が進展するにつれ,製造ばらつきの拡大という深刻な問題が顕在化している.それによりトランジスタの特性ばらつきが増大し,タイミング歩留まりの悪化が懸念されている.我々は回路遅延の統計的性質に着目し,演算をカスケーディング実行することで演算器の遅延ばらつきを縮小することを検討している.本稿では,演算器の統計的遅延解析とプロセッサ性能の評価とから,演算カスケーディングのタイミング歩留まり改善に対する効果を調査する.その結果,ばらつき問題への対策にはマイクロアーキテクチャの大局的な検討が必要であるという知見が得られた.
続きを見る

本文ファイル

watanabe08_1 pdf 788 KB 107  

詳細

レコードID
査読有無
主題
注記
タイプ
登録日 2009.04.22
更新日 2019.02.26

この資料を見た人はこんな資料も見ています