<テクニカルレポート>
大規模再構成可能データパスにおけるオンチップ・ネットワーク・アーキテクチャの検討

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
権利関係
関連DOI
関連DOI
関連URI
関連URI
関連HDL
関連情報
概要 Large Scale Reconfigurable Data Path (LSRDP) は、二次元アレイ状に配極した多数の演算器を搭載し、演算器の種類と演算器間のネットワークを再構成可能とするデータパスをもつプロセッサアクセラレータである。LSRDP において、演算器数と演算器間のネットワーク構成の間には面積に関してトレードオフの関係が存在する。本稿では LSRDP に量子化学計算の二電子積分の...初期積分部分を実装し、クロスバースイッチにて演算器行間ネットワークを実装する場合の検討を行った。その結果、各演算器を他の9個の演算器と接続した場合、LSRDP 全体の面積が最小となることが明らかになった。
Large Scale Reconfigurable Data Path (LSRDP) is a data path type processor accelarator. On the LSRDP, enormous Floating Point number processing Units (FPUs) are arranged as 2-dimensional array, and each FPU and FPU network is reconfigurable. There is a trade-off relation about the area size between the number of FPUs and network configuration for the LSRDP. In this research, the LSRDP area size is estimated under condition that the initial integral part of the quantum chemistry two electron integral calculation is implemented and the crossbar switch is assumed to implement the network connecting each FPU array. As a result, it was obtained that each FPU in an array is connected with the nine FPUs in next array for the minimized LSRDP area size.
続きを見る

本文ファイル

pdf shimasaki07_1 pdf 207 KB 105  

詳細

レコードID
査読有無
関連URI
主題
ISSN
NCID
注記
タイプ
登録日 2009.04.22
更新日 2020.12.01

この資料を見た人はこんな資料も見ています