Architecture Challenge on SoC Design with Unreliable Transistors - 九大コレクション

＜会議発表論文＞
Architecture Challenge on SoC Design with Unreliable Transistors

作成者	著者識別子 K002895 作成者名 Sato, Toshinori 佐藤, 寿倫サトウ, トシノリ所属機関所属機関名 System LSI Research Center, Kyushu University 九州大学システムLSI研究センター
本文言語	英語
発行日	2007-10
収録物名	International SoC Design Conference
収録物名	SLRC 論文データベース
開始ページ	25
終了ページ	30
出版タイプ	Accepted Manuscript
アクセス権	open access
関連DOI	International SoC Design Conference \|\| \|\| p25-30
関連DOI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連URI	International SoC Design Conference \|\| \|\| p25-30
関連URI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連情報	International SoC Design Conference \|\| \|\| p25-30
関連情報	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html

ファイル	ファイルタイプ	サイズ	閲覧回数	説明
sato07_6	pdf	322 KB	154

レコードID	8312
査読有無	査読無
主題	soft errors
	parameter variations
	device wearout
	typical-case design
	canary flip-flop
注記	International SoC Design Conference : October 15-16 : Korea
タイプ	会議発表論文
登録日	2009.04.22
更新日	2020.10.09