<会議発表論文>
Performance/Energy Efficiency of Variable Line-Size Caches for Intelligent Memory Systems

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 Integrating main memory (DRAM) and processors into a single chip, or merged DRAM/logic LSI, makes it possible to exploit high on-chip memory bandwidth by widening on-chip bus and on-chip DRAM array. I...n addition, from energy point of view, the integration brings a significant improvement by decreasing the number of off-chip accesses.続きを見る

本文情報を非表示

Inoue5 pdf 219 KB 31  

詳細

レコードID
査読有無
権利関係
関連情報
関連情報
主題
ISSN
注記
タイプ
登録日 2009.04.22
更新日 2017.06.07