<会議発表論文>
Performance/Energy Efficiency of Variable Line-Size Caches for Intelligent Memory Systems

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
権利関係
関連DOI
関連DOI
関連URI
関連URI
関連HDL
関連情報
概要 Integrating main memory (DRAM) and processors into a single chip, or merged DRAM/logic LSI, makes it possible to exploit high on-chip memory bandwidth by widening on-chip bus and on-chip DRAM array. I...n addition, from energy point of view, the integration brings a significant improvement by decreasing the number of off-chip accesses.続きを見る

本文ファイル

pdf Inoue5 pdf 219 KB 421  

詳細

レコードID
査読有無
関連URI
主題
ISSN
注記
タイプ
登録日 2009.04.22
更新日 2020.11.02

この資料を見た人はこんな資料も見ています