| 作成者 |
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
半導体技術の微細化が進展するにつれて、従来行われて来た最悪ケースを想定したLSI設計は困難になると予測されている．何故なら、そのために必要な設計マージンを十分に確保出来ないからである．設計者が最悪ケースに煩わされること無く，典型的ケースに注力可能な設計手法が求められている．そのような典型的ケース指向設計を実現するために，我々はカナリア方式を検討している．加算器において約30％の消費電力を削減できる...可能性をゲートレベルシミュレーションにより確認しているが，マイクロプロセッサ全体での効果は未だ不明である．本稿で我々は，カナリアFFがマイクロプロセッサの省電力化に有効であるかどうかを評価する．シミュレーションにより平均で約9％のエネルギー削減を確認している．
The deep submicron semiconductor technologies will make the worst-case design difficult, since they can not provide design margins that it requires. Research directions should go th typical-case design methodologies, where designers are focusing on typical cases rather than worrying about very rare worst cases. We are investigating canary logic, which we proposed as a promising technique that enables the typical-case design. While we estimated its potential power reduction of 30% in adders at gate-level simulations, its effectiveness in the total microprocessor is still unclear. In this paper, we evaluate how canary FFs reduce power consumed by the total microprocessor and find the potential energy reduction of 9%.続きを見る
|
Mendeley出力
