<学術雑誌論文>
キャッシュミス情報を利用する省電力命令スケジューリング

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
JaLC DOI
概要 近年のマイクロプロセッサには処理性能を維持しつつ消費電力を削減することが求められている. 本稿では,その削減のためマイクロプロセッサとメインメモリの間に存在する動作速度の隔たりを利用する.ク リティカルパス情報に基づきレイテンシの不均一な演算器を使い分けるアーキテクチャにおいて,主記憶アクセ ス中に実行される命令をノンクリティカルとみなし,全て低速かつ低消費電力な演算器で実行させることを提案 する....シミュレーションによりエネルギー遅延二乗積の評価を行った結果,全ての演算器が高速な場合と比較し て平均27.3%,クリティカルパス情報のみを利用する場合と比較して平均2%削減できることがわかった.続きを見る

本文情報を非表示

sato06_11 pdf 406 KB 55  

詳細

レコードID
査読有無
関連情報
主題
ISSN
NCID
タイプ
登録日 2009.04.22
更新日 2017.03.21