<会議発表論文>
タイミング違反を積極的に利用するプロセッサの評価のための回路遅延を考慮するアーキテクチャレベル評価環境の構築

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 我々は,タイミング制約を緩和することで,高性能かつ低電力なマイクロプロセッサの実現を目 指している.タイミング違反が生じる可能性があるが,フォールトトレラント機構により動作が 保証されている.この方式を評価するためには回路遅延を考慮できる必要がある.しかし,アー キテクチャの評価にはゲートレベルによる詳細な検証は必要ないうえ,評価時間が膨大になる問 題がある.そこでアーキテクチャレベルのシミュレー...ションにゲートレベルの回路遅延を考慮し たシミュレーションを組み合わせることを試みる.アーキテクチャレベルで回路遅延を評価でき る環境が構築できたが,この環境を検証したところ,いくつかの制約があることが判明した.本 稿では,構築された評価環境とその検証における考察について詳細に述べる.
We are investigating high-performance and low-power processors by speculating timing constraints in circuits. While timing violations might occur, a fault tolerant mechanism guarantees every instruction is correctly operated. To evaluate this method, circuit delay must be considered at the architectural level. However, architectural-level evaluations do not require detailed verifications that gate-level evaluations provide. Moreover, gate-level evaluations require huge amount of simulation time, and hence they are inappropriate for system designs. Considering the above, we propose to combine gate-level simulations with architectural-level simulations. We build a prototype architectural-level simulator, which can consider circuit delay within tolerable simulation time, and find it has several constraints in the estimate of accurate circuit delay. This paper describes how the simulator is constructed and what should be considered in its evaluations.
続きを見る

本文情報を非表示

sato06_5 pdf 172 KB 49  

詳細

レコードID
査読有無
関連情報
タイプ
登録日 2009.04.22
更新日 2017.03.21