<テクニカルレポート>
タイミング違反を利用するマイクロアーキテクチャの演算器における遅延を考慮した評価

作成者
本文言語
出版者
発行日
雑誌名
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 回路のクリティカルパスが常には活性化されないことに着目し,積極的にタイミング違反を利用してプロセッサの高速化や省電力化を図る方式を,われわれは検討してきた.残念ながら,これまで行ってきた評価は十分であるとは言えない.プロセッサ全体を評価する際には,回路遅延を配慮できていなかった.一方,回路遅延に配慮する場合には,演算器のみの評価に過ぎなかった.本稿では,演算器における遅延に配慮してプロセッサ全体を...評価した結果について述べる.
We have investigated a technique for microprocessors, which achieves both high performance and low power. Based on the observation that critical paths in a circuit are not always active, we aggressively exploit timing violations in the circuit, which do not actually occur. We call the technique Constructive Timing Violation (CTV). Unfortunately, until now, we have evaluated the CTV without considering circuit delay. This paper presents evaluation results of a microprocessor utilizing the CTV, with considering circuit delay in adders.
続きを見る

本文情報を非表示

sato06_4 pdf 394 KB 48  

詳細

レコードID
査読有無
権利関係
関連情報
主題
ISSN
NCID
タイプ
登録日 2009.04.22
更新日 2017.03.21