| 作成者 |
|
|
|
|
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
|
|
|
|
| 関連URI |
|
|
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
|
|
| 概要 |
メモリ・ウォール問題（プロセッサ－主記憶間の性能差拡大）を解決する有効な手段の1 つとして， Delinquent 命令の活用がある．例えば，Delinquent 命令のアドレス計算用コードを別スレッドとして生成し，これ を投機実行する事でプリフェッチ精度を向上できる．しかしながら，プロセッサ－主記憶間の性能差は依然とし て拡大の一途を辿っており，Delinquent 命令に着目したより効果的な高...性能化方式の確立が望まれる．そこで本稿 では，D 命令に関する特徴解析を行う．具体的には，Delinquent 命令の発生頻度や入力依存性，生存区間，アクセ ス・パタン等について調査する．本研究で得られた結果は，Delinquent 命令に基づくメモリ性能高性能化技術開発 の基礎データとして用いる事ができる．
Recent remarkable advances of VLSI technology have been increasing processor speed and DRAM capacity dramatically. However, the advances also have introduced a large and growing performance gap between the processor and DRAM, this problem is referred to as “Memory Wall”, resulting in poor total system performance in spite of higher processor performance. In order to solve this problem, researchers have been proposed high-performance techniques to alleviate the effect of delinquent memory-access instructions. In this paper, we investigate the detail of behavior of the delinquent memory-access instructions. The results presented in this paper will be useful to develop new approaches against the memory wall problem.続きを見る
|
Mendeley出力
