<会議発表論文>
Reduction of crosstalk noise by optimizing 3-D configuration of the routing grid

作成者
本文言語
出版者
発行日
収録物名
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 In this paper, we propose novel physical design techniques for a sub-quarter micron system-on-a-chip (SoC). By appropriately optimizing the routing grid space or the cell utilization ratio, the coupli...ng effects are almost eliminated. By employing our proposed techniques on a 0.13μm six-layer physical design, the longest path delay is significantly decreased by 15% maximum without the need for process improvement. This significant delay reduction, which corresponds to a half generation of process progress, greatly accelerates the performance of SoCs.続きを見る

本文情報を非表示

sakai02_1 pdf 198 KB 38  

詳細

レコードID
査読有無
関連情報
NCID
タイプ
登録日 2009.04.22
更新日 2020.02.10

この資料を見た人はこんな資料も見ています