| 作成者 |
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
| 関連URI |
|
|
|
| 関連情報 |
|
|
|
| 概要 |
プログラムを並列実行する際に並列度を決定する要因となるのは, 主に命令間のデータ依存と制御依 存である．本論文では3 つの制御依存制約の緩和手法(分岐予測に基づいた投機的実行, 分岐命令が及 ぼす制御依存関係の正確な解析, 複数の制御フローの同時実行) の利用により高い並列度を得ることが 可能であるスレッドレベル投機的並列処理(TLSP: Thread-Level Speculative Para...llel processing) アーキテクチャにおいて3 つのデータ依存制約の緩和手法(メモリ・アドレスの一致／不一致解析, リ ネーミング, 値予測) を利用することによる効果の測定を行った. その結果, メモリ・アドレスの一致 ／不一致解析がリネーミングの効果に与える影響の大きさ, および値予測の効果の高さが判明した.
Two fundamental restrictions that limit the amount of instruction-level parallelism extracted from sequential programs are control flow and data flow. TLSP (Thread-Level Speculative Parallel processing) architecture gains high parallelism using three techniques (speculation with branch prediction, control dependence analysis, executing multiple flows of control) which relax constraints due to control dependences. In this paper, we evaluate the effects of three techniques (memory disambiguation, renaming, value prediction) which relax constraints due to data dependences on TLSP architecture. We have two major results. First, memory disambiguation affects renaming. Second, value prediciton has large effects on TLSP architecture.続きを見る
|
Mendeley出力
metsugi02_3