<会議発表論文>
Datarol-II: A fine-grain massively parallel architecture

作成者
本文言語
出版者
発行日
雑誌名
開始ページ
終了ページ
出版タイプ
アクセス権
概要 In this paper, we introduce the Datarol-II processor, that can efficiently execute a fine-grain multi-thread program, called Datarol. In order to achieve the efficient multi-thread execution by reduci...ng context switching overhead, we introduce an implicit register load/store mechanism in the execution pipeline. A two-level hierarchical memory system is also introduced in order to reduce memory access latency. The simulation results show that the Datarol-II processor can tolerate remote memory access latencies and execute a fine-grain multi-thread program efficiently.続きを見る

本文情報を非表示

KawanoPARLE94 pdf 197 KB 21  

詳細

レコードID
査読有無
権利関係
関連情報
関連情報
主題
ISSN
ISBN
DOI
注記
タイプ
登録日 2013.09.19
更新日 2017.02.23