| 作成者 |
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
現在VDECを通じて，教育および研究を目的とした多くのLSIが設計されるようになっている。本研究では，VDECを通じて行われる，大学における教育・研究を目的としたシステムLSIの開発に利用可能なプロセッサコアIPの開発を行った。開発したプロセッサコアIPはZilog社のZ80と完全互換である。Z80は無償で利用可能なソフトウェア開発環境が充実しており，また，過去のソフトウェア資産が数多く存在する。...開発したプロセッサコアIPは，ソフトIPとしてのVDECへの提供を目的としている。本研究では，VDECを通じて利用可能な2つのテクノロジをターゲットとして，ソフトコアIPとして提供するRTLの設計データに対してテクノロジマッピングを行い，回路規模や動作周波数を評価した。
We developed processor IP core compatible with Zilog Z80 for education and researches in university. Many free software development environments are available for Z80. We are going to put up the IPcore for VDEC as soft IP. Experimental mapping with two process parameters to layout of the IP show the clock frequency,area and transistor counts.続きを見る
|
Mendeley出力
majima02_1