Export Mendeley
＜technical report＞
An On-Chip Bus Architecture for Post-Fabrication Timing Calibration
| Creator | |
|---|---|
| Language | |
| Publisher | |
| Date | |
| Source Title | |
| Source Title | |
| Vol | |
| First Page | |
| Last Page | |
| Publication Type | |
| Access Rights | |
| Related DOI | |
| Related URI | |
| Relation | |
| Abstract | トランジスタの微細化が進むにつれて，配線に起因する遅延時間の影響が増大している．特にバス配線では複数の配線が長距離並走するため，配線間容量が大きく結果的に遅延時間が増大してしまう．また微細化が進むにつれて，製造時に生じるばらつきに起因する回路性能のばらつきが顕著になってきている．回路性能のばらつきによって，仕様どおりに動作しない回路が増加する．本稿では，バス遅延の増大や性能ばらつき等に対処すべく，...製造後にタイミング補正可能なオンチップバスアーキテクチャについて述べる．show more |
Hide fulltext details.
| File | FileType | Size | Views | Description |
|---|---|---|---|---|
masaki07_2
|
296 KB | 217 |
Details
| Record ID | |
|---|---|
| Peer-Reviewed | |
| Subject Terms | |
| ISSN | |
| NCID | |
| Notes | |
| Type | |
| Created Date | 2009.04.22 |
| Modified Date | 2020.11.17 |