An On-chip Memory-Path Architecture on Merged DRAM/Logic LSIs for High-Performance/Log-Energy Consumption - 九大コレクション | 九州大学附属図書館

＜会議発表論文＞
An On-chip Memory-Path Architecture on Merged DRAM/Logic LSIs for High-Performance/Log-Energy Consumption

作成者	著者識別子 100021341 作成者名 Inoue, Koji 井上, 弘士イノウエ, コウジ所属機関所属機関名 Department of Computer Science and Communication Engineering, Kyusyu University 九州大学大学院システム情報科学研究科情報工学専攻
	作成者名 Kai, Koji 甲斐, 康司カイ, コウジ所属機関所属機関名 Institute of Systems and Information Technologies/Kyushu 九州システム情報技術研究所
	著者識別子 K000171 作成者名 Murakami, Kazuaki 村上, 和彰ムラカミ, カズアキ所属機関所属機関名 Department of Computer Science and Communication Engineering, Kyusyu University 九州大学大学院システム情報科学研究科情報工学専攻
本文言語	英語
発行日	2000-04
収録物名	Proceedings of International Symposium on Low-Power and High-Speed Chips (COOL Chips III)
収録物名	SLRC 論文データベース
開始ページ	283
終了ページ	283
出版タイプ	Accepted Manuscript
アクセス権	open access
関連DOI	Proceedings of International Symposium on Low-Power and High-Speed Chips (COOL Chips III) \|\| \|\| p283
関連DOI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連URI	Proceedings of International Symposium on Low-Power and High-Speed Chips (COOL Chips III) \|\| \|\| p283
関連URI	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html
関連情報	Proceedings of International Symposium on Low-Power and High-Speed Chips (COOL Chips III) \|\| \|\| p283
関連情報	http://www.c.csce.kyushu-u.ac.jp/SOC/index_j.html

本文ファイル

ファイル	ファイルタイプ	利用条件	サイズ	閲覧回数	説明
Inoue2	pdf	なし	74.6 KB	347

詳細

レコードID	7346
査読有無	査読無
主題	merged DRAM/logic LSI
主題	DRAM/ロジック混載LSI
注記	International Symposium on Low-Power and High-Speed Chips (COOL Chips III) : April 24-25, 2000 : Tokyo
タイプ	会議発表論文
登録日	2009.04.22
更新日	2020.11.02