| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連URI |
|
| 関連HDL |
|
| 関連情報 |
|
|
|
|
|
| 概要 |
データの重要度を利用する省電力キャッシュメモリについて検討する．本稿で検討するキャッシュメモリはレイテンシと消費電力の異なる領域を持つ．クリティカルパス情報や時間的局所性で決定されるデータの重要度を利用して，省電力を指向したデータの配置を行う．このキャッシュメモリに対し，読み出す領域を考慮したアクセスを行うことで，処理性能を維持しつつ省電力化を目指す．シミュレーションによる評価の結果，データの重要...度決定には時間的局所性を用いる方が良いこと，すべての領域が高速なL1，L2キャッシュメモリと比較して，平均で約10%の処理性能低下で約14%の ED2P削減を達成できることが分かった．
Considering the priorities of data could improve power efficiency of cache memories. The cache memories investigated in this paper have different ways regarding access latencies and power consumption. Two priorities based on criticality and locality are utilized to determine data location. Several cache access policies are evaluated to reduce power consumption with maintaining processor performance. The detailed simulations show that the priority based on locality is better in power efficient than that based on criticality and that 14% of the improvement in ED2P is achieved with only 10% of performance loss.続きを見る
|
Mendeley出力
chiyonobu07_1