| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
|
|
|
|
| 関連URI |
|
|
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
|
|
| 概要 |
近年，半導体の微細化技術の向上によりタイミング制約が重要視されている中で，高性能かつ低電力のプロセッサ が求められている．我々は，タイミング違反を利用した低電力方式の提案をしてきた．本稿では，この建設的タイ ミング違反方式を適用することで被る，性能へのペナルティを削減する方式を検討している．
While high-performance and low-power processors are st...ill required, the wire delay problem due to the progress of semiconductor process technology is becoming serious, which results in severe timing constraints. To attack the problem, we proposed a typical-case-design methodology, which utilizes circuit-level timing speculation. We called it Constructive Timing Violation (CTV) technique. Unfortunately, processors, which utilize the CTV, suffer performance penalty due to verifying the circuit-level speculation. In this paper, we are trying to mitigate the penalty.続きを見る
|
Mendeley出力
chiyonobu05_1