| 作成者 |
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
FAの分野では,プログラマブルコントローラ(PLC)という制御機器が普及している.PLCは,主にプロセッサ部とメモリ部から構成されるが,メモリのコストがPLC全体のコストの大部分を占めている.よって,メモリのコストを減らす本稿では,PLCにおけるプログラムの性質を用いて内部の処理を効率的に行うことで,メモリアクセス回数を隠蔽し,低速な汎用メモリを使用しても性能の低下を最小限度に抑えることのできるP...LC専用アーキテクチャを検討し,その性能を評価した
A Programable Controller(PLC) is used in the field of FA(Factory Automation). PLC equips the processor and the general-purpose memories. The cost of the memories accounts for a large portion of the whole cost of the PLC, so it is required to cut costs of the memories. However, the performance of the PLC is determined by that of the memories, so there is a trade-off between the performance and the cost. In this paper, we consider the dedicated architectures which can minimize the effects of the memory access latency ,and evaluate the performance.続きを見る
|
Mendeley出力
daisukey02_1