| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 権利関係 |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
| 概要 |
半導微細化技術の進展に伴って素子特性のばらつきが増大し，これまで行われてきた最悪ケースを考慮した設計が困難となっている．なぜなら，素子特性のばらつきの増大によって過剰な設計マージンが取られ，性能や消費電力に大きな影響を与えているからである．この過剰に見積もられた設計マージンを取り除く手法として，我々はカナリア方式を検討している．これまで検討してきた方式では，性能と面積のオーバーヘッドにおいて改善の...余地がある．本論文ではこれらの問題に対する解決策について検討する．
The deep submicron semiconductor technologies increase parameter variations and thus the processor design becomes more difficult. The increase in parameter variations requirs excessive design margin that has serious impact on performance and power consumption. In order to eliminate the excessive design margin, we are investigating canary logic. Current canary logic causes severe performance loss and area overhead. In this paper, we show solutions for these problems.続きを見る
|
Mendeley出力
kunitake08_1