Optimization of the balance between the gate-drain capacitance and the common source inductance for preventing the oscillatory false triggering of fast switching GaN-FETs - 九大コレクション

＜会議発表論文＞
Optimization of the balance between the gate-drain capacitance and the common source inductance for preventing the oscillatory false triggering of fast switching GaN-FETs

作成者	作成者名 Matsumoto, Rynosuke 所属機関所属機関名 Graduate School of Natural Science and Technology, Okayama University 岡山大学大学院自然科学研究科
	著者識別子 100025944 0000-0002-3983-1931 作成者名 Umetani, Kazuhiro 梅谷, 和弘ウメタニ, カズヒロ所属機関所属機関名 Graduate School of Natural Science and Technology, Okayama University 岡山大学大学院自然科学研究科
	著者識別子 20284268 0000-0001-5896-2366 作成者名 Hiraki, Eiji 平木, 英治ヒラキ, エイジ所属機関所属機関名 Graduate School of Natural Science and Technology, Okayama University 岡山大学大学院自然科学研究科
本文言語	英語
出版者	IEEE
発行日	2017-11-07
開始ページ	405
終了ページ	412
会議情報	会議名 2017 IEEE Energy Conversion Congress and Exposition (ECCE) 回次 9 開催期間 01-05 October 2017 開催会場 Duke Energy Convention Center 開催地 Cincinnati, Ohio 開催国アメリカ合衆国
出版タイプ	Accepted Manuscript
アクセス権	open access
権利関係	© 2017 IEEE. Personal use of this material is permitted. Permission from IEEE must be obtained for all other uses, in any current or future media, including reprinting/republishing this material for advertising or promotional purposes, creating new collective works, for resale or redistribution to servers or lists, or reuse of any copyrighted component of this work in other works.
関連DOI	以下の異版 https://doi.org/10.1109/ecce.2017.8095811
関連DOI	以下の一部分である https://doi.org/10.1109/ECCE35415.2017
	2017 IEEE Energy Conversion Congress and Exposition (ECCE)


関連ISBN
	以下の部分 978-1-5090-2998-3
	以下の部分 978-1-5090-2997-6
	以下の部分 978-1-5090-2999-0
関連HDL



関連HDL
関連情報	2017 IEEE Energy Conversion Congress and Exposition (ECCE)
概要	GaN-FETs are attractive switching devices for their fast switching capability. However, they often suffer from the oscillatory false triggering, i.e. a series of self-sustaining repetitive false trigg...ering induced after a fast switching. The purpose of this paper is to derive a design instruction to prevent this phenomenon. According to the previous study, the oscillatory false triggering was found to be caused by a parasitic oscillator circuit formed of a GaN-FET, its parasitic capacitance, and the parasitic inductance of the wiring. This paper analyzed the oscillatory condition to elucidate the design requirement to prevent the oscillatory false triggering. As a result, balancing the gate-drain parasitic capacitance and the common source inductance to achieve an appropriate ratio was found to be essential for preventing the oscillatory false triggering. Experiment successfully supported prevention of this phenomenon by balancing these two factors.続きを見る

本文ファイル

ファイル	ファイルタイプ	利用条件	サイズ	閲覧回数	説明
7442732	pdf	なし	1.09 MB	5

詳細

レコードID	7442732
関連ISBN	978-1-5090-2998-3
	978-1-5090-2997-6
	978-1-5090-2999-0
主題	common source inductance
	false triggering
	GaN-FET
	switching
	oscillatory condition
	Inductance
	Oscillators
	Switches
	Logic gates
	Wiring
	Resistance
	Resonant frequency
助成情報	助成機関名 Japan Society for the Promotion of Science(JSPS) 日本学術振興会研究課題番号 JP16K06223 研究課題名 Circuit Wiring Design Method for Preventing the Oscillatory False Triggering of GaN Power Devices GaNパワーデバイスの連鎖的誤動作を抑制する回路配線設計手法の構築
登録日	2026.09.28
更新日	2026.10.20

この情報を出力する

このページのリンク

他の検索サイト

利用統計

＜会議発表論文＞ Optimization of the balance between the gate-drain capacitance and the common source inductance for preventing the oscillatory false triggering of fast switching GaN-FETs

本文ファイル

詳細

＜会議発表論文＞
Optimization of the balance between the gate-drain capacitance and the common source inductance for preventing the oscillatory false triggering of fast switching GaN-FETs