<テクニカルレポート>
順序回路のソフトエラー耐性評価手法の状態数削減による高速化

作成者
本文言語
出版者
発行日
収録物名
開始ページ
終了ページ
出版タイプ
アクセス権
関連DOI
関連URI
関連情報
概要 ソフトエラー耐性を考慮した論理回路の設計では,ソフトエラー耐性評価手法が必要となる.著者らは,順序回路を対象とした評価手法として,マルコフモデルを用い状態遷移の振る舞いを厳密に解析するものを提案している.この手法は計算時間の点で問題があり,その大部分を占める処理の一つが,状態数を元数とする連立方程式の計算である.そこで,本稿では,計算を複数回に分けて行うことで一度に扱う状態数を削減し,また,計算に...必要のない状態を削除することによる高速化手法を提案する.
Soft error tolerance estimation method is necessary for the soft error aware logic design. We proposed an estimation method with Markov model for sequential circuits, which can analyze the behavior of the state transition strictly. This method has an issue that it is difficult to apply for large scale circuits, and solving simultaneous equations is one of bottleneck processes. In this paper, we propose acceleration methods by dividing simultaneous equations into small problems and removing unnecessary unknowns.
続きを見る

本文ファイル

pdf akamine201003 pdf 186 KB 173  

詳細

レコードID
査読有無
主題
ISSN
登録日 2010.05.11
更新日 2022.01.24

この資料を見た人はこんな資料も見ています