Optimal Stack Frame Placement and Transfer for Energy Reduction Targeting Embedded Processors with Scratch-Pad Memories

Views: 547
Downloads: 464
このエントリーをはてなブックマークに追加

Optimal Stack Frame Placement and Transfer for Energy Reduction Targeting Embedded Processors with Scratch-Pad Memories

Format:
Article
Kyushu Univ. Production Kyushu Univ. Production
Responsibility:
Gauthier, Lovic(System LSI Research Center, Kyushu University)
Ishihara, Tohru(System LSI Research Center, Kyushu University)
石原, 亨(九州大学システムLSI研究センター)
Language:
English
Publication info:
Proceedings of the 2009 7th Workshop on Embedded Systems for Real-Time MultimediaSLRC Papers Database. 1, pp. 116-125, 2010-10. IEEE
Version:
Author
Abstract:
Memory accesses are a major cause of energy consumption for embedded systems and the stack is a frequent target for data accesses. This paper presents a fully software technique which aims at reducing the energy consumption related to the stack by allocating and transferring frames or part of frames between a scratch-pad memory and the main memory. The technique utilizes an integer linear formulation of the problem in order to find at compile time the optimal management for the frames. The technique is also extended to integrate existing methods which deal with static memory objects and others which deal with recursive functions. Experimental results show that our technique effectively exploits an available scratch-pad memory space which is only one half of what the stack requires to reduce the stack-related energy consumption by more than 90% for several applications and on an average of 84% compared to the case where all the frames of the stack are placed into the main memory. Read more
View fulltext

Similar Items:

1
Stack Frames Placement in Scratch-Pad Memory for Energy Reduction of Multi-task Applications by Gauthier, Lovic; Ishihara, Tohru; Takada, Hiroaki; 石原, 亨; 高田, 広章
7
キャッシュウェイ割当てとコード配置最適化による組込みプロセッサの省エネルギー化 by 石飛, 百合子; 石原, 亨; 安浦, 寛人; Ishitobi, Yuriko; Ishihara, Tohru; Yasuura, Hiroto
2
Placing Static and Stack Data into a Scratch-Pad Memory for Reducing the Energy Consumption of Multi-task Applications by Gauthier, Lovic; Ishihara, Tohru; Takase, Hideki; Tomiyama, Hiroyuki; Takada, Hiroaki; 石原, 亨; 高瀬, 英希; 冨山, 宏之; 高田, 広章
8
マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術 by 山口, 誠一朗; Yamaguchi, Seiichiro; 室山, 真徳; Muroyama, Masanori; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
3
Minimizing Inter-Task Interferences in Scratch-Pad Memory Usage for Reducing the Energy Consumption of Multi-Task Systems by Gauthier, Lovic; Ishihara, Tohru; Takase, Hideki; Tomiyama, Hiroyuki; Takada, Hiroaki; 石原, 亨; 高瀬, 英希; 冨山, 宏之; 高田, 広章
10
組込みシステムの低消費エネルギー化を目的としたコード配置最適化とそのILPモデルの提案 by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
5
スクラッチパッドメモリを考慮したコード配置最適化による組込みシステムの低消費エネルギー化 by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
11
組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
6
Code and Data Placement for Embedded Processors with Scratchpad and Cache Memories by Ishitobi, Yuriko; Ishihara, Tohru; Yasuura, Hiroto; 石飛, 百合子; 石原, 亨; 安浦, 寛人
12
オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法 by 山口, 誠一朗; Yamaguchi, Seiichiro; 室山, 真徳; Muroyama, Masanori; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
1.
Stack Frames Placement in Scratch-Pad Memory for Energy Reduction of Multi-task Applications by Gauthier, Lovic; Ishihara, Tohru; Takada, Hiroaki; 石原, 亨; 高田, 広章
2.
Placing Static and Stack Data into a Scratch-Pad Memory for Reducing the Energy Consumption of Multi-task Applications by Gauthier, Lovic; Ishihara, Tohru; Takase, Hideki; Tomiyama, Hiroyuki; Takada, Hiroaki; 石原, 亨; 高瀬, 英希; 冨山, 宏之; 高田, 広章
3.
Minimizing Inter-Task Interferences in Scratch-Pad Memory Usage for Reducing the Energy Consumption of Multi-Task Systems by Gauthier, Lovic; Ishihara, Tohru; Takase, Hideki; Tomiyama, Hiroyuki; Takada, Hiroaki; 石原, 亨; 高瀬, 英希; 冨山, 宏之; 高田, 広章
4.
Compiler Assisted Energy Reduction Techniques for Embedded Multimedia Processors by Gauthier, Lovic; Ishihara, Tohru; 石原, 亨
5.
スクラッチパッドメモリを考慮したコード配置最適化による組込みシステムの低消費エネルギー化 by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
6.
Code and Data Placement for Embedded Processors with Scratchpad and Cache Memories by Ishitobi, Yuriko; Ishihara, Tohru; Yasuura, Hiroto; 石飛, 百合子; 石原, 亨; 安浦, 寛人
7.
キャッシュウェイ割当てとコード配置最適化による組込みプロセッサの省エネルギー化 by 石飛, 百合子; 石原, 亨; 安浦, 寛人; Ishitobi, Yuriko; Ishihara, Tohru; Yasuura, Hiroto
8.
マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術 by 山口, 誠一朗; Yamaguchi, Seiichiro; 室山, 真徳; Muroyama, Masanori; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
10.
組込みシステムの低消費エネルギー化を目的としたコード配置最適化とそのILPモデルの提案 by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
11.
組込みプロセッサのエネルギー消費を最小化するコード配置最適化問題のILPモデル by 石飛, 百合子; Ishitobi, Yuriko; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto
12.
オペランドのビット幅を考慮したソフトウェアレベル消費エネルギー削減手法 by 山口, 誠一朗; Yamaguchi, Seiichiro; 室山, 真徳; Muroyama, Masanori; 石原, 亨; Ishihara, Tohru; 安浦, 寛人; Yasuura, Hiroto