| 作成者 |
|
|
|
|
|
| 本文言語 |
|
| 出版者 |
|
|
|
| 発行日 |
|
| 収録物名 |
|
| 巻 |
|
| 号 |
|
| 開始ページ |
|
| 終了ページ |
|
| 出版タイプ |
|
| アクセス権 |
|
| 関連DOI |
|
| 関連DOI |
|
|
|
|
|
| 関連URI |
|
|
|
|
|
| 関連情報 |
|
|
|
|
|
|
|
| 概要 |
LSI の信頼性に関わる問題としてソフトエラーがある．ソフトエラーとは放射線粒子がトランジス タに衝突した際に起きる一時的な値の反転であ る．論理回路のソフトエラー耐性を評価する際，回路中の各セルでソフトエラーが発生する確率を求める必要がある．予めセルライブラリ中のセル全てに対して幅ごとのパルス発生確率をキャラクタライズしておけば，回路全体でTCAD を用いたシミュレーションを行わずとも回路のソフ...トエラー耐性を求めることが可能となる．本稿では，キャラクタライズの際にデバイスシミュレーションを行うソフトエラー解析のフローを説明し，65nm プロセスのインバータを用いたシミュレーション結果を示す．
Soft errors are one of the problems which are concerned with the dependability of LSIs(Large Scale Integrated circuits). A soft error occurs when a radioactive particle strikes a transistor in LSIs and deposit sufficient charge to alter the state of memory cell or logical cell. If the probability of occurrence of soft errors for each pulse width are characterized beforehand for every cells in the cell-library, it becomes possible to evaluate the tolerance of logical circuits to soft errors without using TCAD. This paper reviews the analysis of soft errors using device simulation and show the results from device simulation using 65nm technology node.続きを見る
|
Mendeley出力
kozuwa10_1