Analysis of Soft Errors in Logic Circuits using Device Simulators

Views: 1464
Downloads: 637
このエントリーをはてなブックマークに追加

Analysis of Soft Errors in Logic Circuits using Device Simulators

Format:
Article
Kyushu Univ. Production Kyushu Univ. Production
Title(Other Language):
デバイスシミュレータを用いた論理回路のソフトエラー解析
Responsibility:
小津和, 大昌(九州大学大学院システム情報科学府)
吉村, 正義(九州大学大学院システム情報科学研究院)
松永, 裕介(九州大学大学院システム情報科学研究院)

Kozuwa, Daisuke(Graduate School of Information Science and Electrical Engineering, Kyushu University)
Yoshimura, Masayoshi(Faculty of Information Science and Electrical Engineering, Kyushu University)
Matsunaga, Yusuke

Show more
Language:
Japanese
Publication info:
DAシンポジウム2010 : システムLSI設計技術とDA. 2010, (7), pp. 251-256, 2010-09. Information Processing Society of Japan
Series:
情報処理学会シンポジウムシリーズ; 2010(7)
Version:
Author
Abstract:
Soft errors are one of the problems which are concerned with the dependability of LSIs(Large Scale Integrated circuits). A soft error occurs when a radioactive particle strikes a transistor in LSIs and deposit sufficient charge to alter the state of memory cell or logical cell. If the probability of occurrence of soft errors for each pulse width are characterized beforehand for every cells in the cell-library, it becomes possible to evaluate the tolerance of logical circuits to soft errors without using TCAD. This paper reviews the analysis of soft errors using device simulation and show the results from device simulation using 65nm technology node. Read more
View fulltext

Similar Items:

1
SER評価のための論理回路におけるパルスの伝搬解析 by 原田, 翔次; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Harada, Shoji; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
7
順序回路のソフトエラー耐性評価における高精度な近似評価手法 by 城林, 直樹; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Shirobayashi, Naoki; Akamine, Yusuke; Akamine, Akamine
2
セルベース設計に適したSER評価の為のパルス発生確率解析手法 by 小津和, 大昌; 吉村, 正義; 松永, 裕介; Kozuwa, Daisuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
8
順序回路のソフトエラー率解析手法の非明示的列挙による高速化について by 松永, 裕介; 赤峰, 悠介; Matsunaga, Yusuke; Akamine, Yusuke
3
順序回路のソフトエラー耐性評価における近似手法の計算精度および実行時間の評価 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
9
有限状態機械の分割に基づく定常状態確率の近似計算手法 by 長谷川, 創; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Hasegawa, So; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
4
順序回路のソフトエラー耐性評価手法の状態数削減による高速化 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
10
ソフトエラーに起因するパルスのラッチ確率のモデル化 by 平田, 元春; 吉村, 正義; 松永, 裕介; Hirata, Motoharu; Yoshimura, Masayoshi; Matsunaga, Yusuke
5
マルコフモデルを用いた順序回路のソフトエラー耐性評価手法 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
11
ソフトエラー耐性と面積オーバーヘッドとのトレードオフを考慮したTMRベースのエラー訂正手法 by 原田, 翔次; 吉村, 正義; 松永, 裕介; Harada, Shoji; Yoshimura, Masayoshi; Matsunaga, Yusuke
6
順序回路のソフトエラー耐性評価手法の高速化 by 吉村, 正義; 赤峰, 悠介; 松永, 裕介; Yoshimura, Masayoshi; Akamine, Yusuke; Matsunaga, Yusuke
12
TMR based Error Correction Method Considering Trade-off between Area and Soft-Error Tolerance by Harada, Shoji; Yoshimura, Masayoshi; Matsunaga, Yusuke; 原田, 翔次; 吉村, 正義; 松永, 裕介
1.
SER評価のための論理回路におけるパルスの伝搬解析 by 原田, 翔次; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Harada, Shoji; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
2.
セルベース設計に適したSER評価の為のパルス発生確率解析手法 by 小津和, 大昌; 吉村, 正義; 松永, 裕介; Kozuwa, Daisuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
3.
順序回路のソフトエラー耐性評価における近似手法の計算精度および実行時間の評価 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
4.
順序回路のソフトエラー耐性評価手法の状態数削減による高速化 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
5.
マルコフモデルを用いた順序回路のソフトエラー耐性評価手法 by 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
6.
順序回路のソフトエラー耐性評価手法の高速化 by 吉村, 正義; 赤峰, 悠介; 松永, 裕介; Yoshimura, Masayoshi; Akamine, Yusuke; Matsunaga, Yusuke
7.
順序回路のソフトエラー耐性評価における高精度な近似評価手法 by 城林, 直樹; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Shirobayashi, Naoki; Akamine, Yusuke; Akamine, Akamine
8.
順序回路のソフトエラー率解析手法の非明示的列挙による高速化について by 松永, 裕介; 赤峰, 悠介; Matsunaga, Yusuke; Akamine, Yusuke
9.
有限状態機械の分割に基づく定常状態確率の近似計算手法 by 長谷川, 創; 赤峰, 悠介; 吉村, 正義; 松永, 裕介; Hasegawa, So; Akamine, Yusuke; Yoshimura, Masayoshi; Matsunaga, Yusuke
10.
ソフトエラーに起因するパルスのラッチ確率のモデル化 by 平田, 元春; 吉村, 正義; 松永, 裕介; Hirata, Motoharu; Yoshimura, Masayoshi; Matsunaga, Yusuke
11.
ソフトエラー耐性と面積オーバーヘッドとのトレードオフを考慮したTMRベースのエラー訂正手法 by 原田, 翔次; 吉村, 正義; 松永, 裕介; Harada, Shoji; Yoshimura, Masayoshi; Matsunaga, Yusuke
12.
TMR based Error Correction Method Considering Trade-off between Area and Soft-Error Tolerance by Harada, Shoji; Yoshimura, Masayoshi; Matsunaga, Yusuke; 原田, 翔次; 吉村, 正義; 松永, 裕介