ハ-ドウェア並行処理制御機構を有する高速トランザクションマシンの研究開発

閲覧数: 2
ダウンロード数: 0
このエントリーをはてなブックマークに追加

ハ-ドウェア並行処理制御機構を有する高速トランザクションマシンの研究開発

フォーマット:
助成・補助金
Kyushu Univ. Production 九州大学成果文献
タイトル(他言語):
Studies on High-Speed Transaction Machines Utilizing Hardware Concurrency Control Mechanisms
責任表示:
上林 彌彦(京都大学・工学部・教授)
KAMBAYASHI Yahiko(京都大学・工学部・教授)
上林 弥彦(九州大学・工学部・教授)
本文言語:
日本語
研究期間:
1988-1990
概要(最新報告):
本研究に対し、初年度は基本的な方式の検討や並行処理制御方式に対する基本的な検討を行った。次年度に、ホットスポットデ-タに対する並行処理方式のシミュレ-ションによる検討、バックアップ方式のハ-ドウェア設計を行い、最終年度には試作および論文へのまとめを行った。 本研究の主な成果は次の通りである。 1)性質が異なるデ-タを扱う場合の並行処理方式、長時間処理のある場合の並行処理方式、直列可能性に応答時間を入れた並行処理等の並行処理の基礎理論の研究。 2)ホットスポットデ-タを区別して扱うデ-タベ-スシステムにおける並行処理方式。ホットスポットデ-タの性質を考えた並行処理方式は考えられていなかったため、新たに方式開発を行った。。 3)並列トランザクションモデルに対する並行処理方式とハ-ドウェア化。並列トランザクションモデルを用いるとかえってデッドロック(すくみ)が増加する可能性のあることを指摘し、対策のための方式およびハ-ドウェア設計を行った。 4)常時バックアップメモリの設計。とくにホットスポットデ-タのバックアップコストが大きなものとなるため、ハ-ドウェア的にシステム利用中に自動的にバックアップする方式を開発し試作を行った。さらに常時バックアップディスクも設計し、それらを用いたバックアップオ-バヘッドの少ないシステムの設計を行った。 5)ハ-ドウェアログシステムの設計。デ-タベ-ス操作を記録するログをとる操作がシステムによっては動作全体の50%近くを占めることがあるため、CPUバスを監視してハ-ドウェア的にログをとる方式を開発中である。 続きを見る
本文を見る

類似資料:

8
出力品質を考慮した変数ビット幅最適化手法 by 山下, 源; Yamashita, Hajime; エコー, ファジャル ヌルプラセティヨー; Eko, Fajar N.; 安浦, 寛人; Yasuura, Hiroto
5
温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査 by 佐藤, 寿倫; Sato, Toshinori; 国武, 勇次; Kunitake, Yuji; 千代延, 昭宏; Chiyonobu, Akihiro
5.
温度を考慮するアーキテクチャの検討のための物理レジスタアクセス頻度の特徴調査 by 佐藤, 寿倫; Sato, Toshinori; 国武, 勇次; Kunitake, Yuji; 千代延, 昭宏; Chiyonobu, Akihiro
8.
出力品質を考慮した変数ビット幅最適化手法 by 山下, 源; Yamashita, Hajime; エコー, ファジャル ヌルプラセティヨー; Eko, Fajar N.; 安浦, 寛人; Yasuura, Hiroto