<博士論文>
高並列計算機ハードウェア構成法の研究

作成者
本文言語
学位授与年度
学位授与大学
学位
学位種別
出版タイプ
アクセス権
JaLC DOI
関連URI
目次 1. 序論 2. 並列計算機の結合方式 3. 階層化アレイアーキテクチャ 4. 分割パス結合付加型ハイパキューブアーキテクチャ 5. 高並列計算機の高信頼化に関する一般的考察 6. 2次元アレイ型のフォールトトレラント構成法 7. ハイパキュープのフォールトトレラント構成法 8. 超高並列計算機向きネットワーク"CCTcube" 9. 階層化2次元アレイ計算機のハードウェア設計例 10. 結論

本文ファイル

pdf ishikawa-t1 pdf 13.7 MB 511  
pdf ishikawa-t2 pdf 11.7 MB 398  
pdf ishikawa-t3 pdf 10.9 MB 540  

詳細

レコードID
査読有無
報告番号
学位記番号
授与日(学位/助成/特許)
部局
所蔵場所
所蔵場所
所在記号
注記
登録日 2013.01.25
更新日 2023.12.08